книги / Синтез принципиальных схем цифровых элементов на МДП-транзисторах

6)

Рис. 4.17. Вариант покрытия диаграмм Вейча (а) и принципиальная схема элемента с тремя состояниями (б)

Вое пользуемся вторым способом. Из (4.9) нетрудно найти

буется только два входных сигнала А и мвх. Сравнивая (4.10) и (4.13), видим, что терм [0]иВх /К из (4.10)может‘быть реализован одновременно с термом [0ПГ"х из (4.13), что при­

водит к упрощению схемы. Построим по выражениям (4.13) и (4.9) принципиальную схему элемента (рис. 4.13).

При сравнительно небольшом опыте синтеза схем по

Соотношения (4.16) позволяют нарисовать принципи­ альную схему [70] (рис. 4.17, б), где каждая функция для одних термов является главной, а для других — зависимой.

Таким образом, в данном параграфе разработан метод син­ теза схемотехнических решений, оптимальных с точки зре­ ния числа используемых входных переменных и транзисто­ ров, при реализации нескольких логических комбинацион­ ных функций. Эвристический прием, сущность которого за­ ключается в выражении конституент одной из синтезируе­ мых функций через другие функции, является эффективным средством синтеза новых схемотехнических решений.

4.6. Восстановление логических уровней в элементах с тремя состояниями

Ранее было отмечено, что часто, когда элементы с тремя состояниями подключаются к общей магистрали, целесо­ образно в третьем (неопределенном) состоянии элемента поддерживать на магистрали уровень напряжения, соот­ ветствующий или логическому 0, или логической 1. Для этой цели служат специальные дополнительные цепи вос­ становления логических уровней.

Как правило, цепи восстановления уровней имеют зна­ чительно большие постоянные времени, чем выходные цепи элементов с тремя состояниями. Поэтому с точки зрения выполняемых логических функций можно считать, что вы­ ходная функция элемента с тремя состояниями и функция цепи восстановления уровня независимы.

Цепь восстановления уровня может подключать выход элемента с тремя состояниями к одной из информационных шин при любом наборе входных и управляющих сигналов. Когда элемент находится в одном из определенных состоя­ ний, подключение цепи восстановления может привести к

Рис. 4.19. Принципиальные схемы восстановления уровней с исполь­ зованием дополнительного управляющего сигнала (а, б) и входно­ го сигнала (в, г)

можные сочетания выходных сигналов при восстановлении уровней. Три первых столбца таблицы характеризуют

каждом из последующих восьми столбцов даны возможные варианты восстановления уровней. Как видно из таблицы, возможно восстановление уровней или в одном, или'в обо­ их неопределенных состояниях. При А = 0 цепь восстанов­ ления уровня должна отключаться и в свою очередь создавать неопределенное состояние.

Рассмотрим особенности вариантов восстановления уров­ ней. Варианты выходных сигналов в столбцах 4 и 11 соот­ ветствуют принудительной установке уровней логических 1 и 0 в третьем состоянии основного элемента. Как видно из таблицы, управление восстановлением уровня в обоих слу­ чаях может быть осуществлено сигналом А . Работа цепей восстановления не зависит от и вх. Эти два варианта восста­ новления широко используются на практике. Цепи восста­ новления состоят из одного транзистора, на затворы которых подаются управляющие сигналы Л и А соот­ ветственно (рис. 4.19, а, б). Очевидно, возможны и дру­ гие варианты цепей, однако цепи, приведенные на рисунке, наиболее просты.

Варианты выходных сигналов в столбцах 5 и 6 соответст­ вуют элементам с тремя состояниями, гальванически под­ ключенным к выходу рассматриваемого элемента. Как уже отмечалось, способы реализации таких схем многообразны и, в частности, зависят от выбранного выходного каскада. Так как при восстановлении выходных уровней не требуется форсировать заряд или разряд выходных емкостей, то це­ лесообразно, чтобы выходной каскад цепей восстановления

одновременно выполнял и логические функции. Вари­ ант схемы восстановления, соответствующий столбцу 6 в табл. 4.9, показан на рис. 4.19, в.

Способы восстановления выходных уровней, соответст­ вующие столбцам 7, 8, 9 и 10, обеспечивают восстановление только одного из уровней и только на одном наборе вход­ ных и управляющих сигналов. Реализация таких цепей вос­ становления аналогична вариантам, рассмотренным ранее. В качестве примера на рис. 4.19, г приведена цепь, соответ­ ствующая способу восстановления, указанному в столбце 8 таблицы.

Заметим, что процедура синтеза цепей восстановления включает запись логического выражения для ее функциони­ рования, РЛФ и СФ. Так как постоянные времени цепи вос­ становления и выходной цепи элемента с тремя состояниями сильно отличаются друг от друга, их действие можно счи­ тать независимым. Поэтому возможно гальваническое сое­ динение выхода элемента и выхода цепи восстановления уровней. Приведенные на рис. 4.19 схемы не исчерпывают всех возможных вариантов цепей восстановления. Поэтому в каждом конкретном случае целесообразно синтезировать такие цепи, руководствуясь дополнительными соображени­ ями, которые всегда появляются при проектировании.

Параметры транзисторов цепей выбираются на основе соотношений, принятых для расчета ключевых логических схем. Основным требованием, предъявляемым к таким це­ пям, является обеспечение заряда или разряда емкости вы­ ходной магистрали за заданное время восстановления.

4.7. Элементы с активным высоким или низким уровнем напряжения

Выходные каскады, которые \ правляют передачей на выход микросхемы высокого или низкого уровня напряже­ ния, называются соответственно элементами с активным высоким или низким уровнем [73, 74]. Такие выходные цепи используются в тех .случаях, когда нагрузка имеет резис­ тивный характер и потребляет ток. Например, если на вы­ ходе МДП-устройств подключаются биполярные элементы, входные цепи которых потребляют или отдают ток, то це­ лесообразно использовать выходные каскады с активными низким или высоким уровнем напряжения. Такая выход­ ная цепь представляет собой транзистор, подключенный к информационной шине, на затвор которого подается управ­ ляющий сигнал «х.

обеспечение заданного перепада напряжения на нагрузоч­ ном сопротивлении, что равносильно протеканию опре­ деленного тока через управляемый транзистор.

Если же требуется обеспечить установление низкого или высокого выходного уровня напряжения за определенное время, то транзисторы должны пропускать, как правило, значительно большие токи в импульсном режиме, чем в ста­ тическом.

Элементы с активными уровнями напряжения находят ограниченное применение.

4.8. Выводы

Элементы с тремя состояниями являются одними из главных специальных элементов и предназначены для ра­ боты на общую магистраль как внутри БИС (на кристал­ ле), так и вне ее.

Анализ условий функционирования элементов с тремя состояниями позволил определить логические функции, вы­ полняемые такими элементами, и способы их реализации.

Морфологический анализ оконечных каскадов выходных элементов позволил найти логические функции управления работой транзисторов оконечного каскада, на основе кото­ рых синтезировано множество схемотехнических решений. Анализ синтезированных принципиальных схем и их срав­ нение по электрическим характеристикам позволил дать аргументированные рекомендации по их использованию.

Эвристический прием — объединение управляющих це­ пей транзисторов оконечных каскадов и выражение одной функции управления через другую, предложенный метод и алгоритм синтеза позволили расширить множество схемо­ технических решений.