4. Активные логические элементы

В последнее время в цифровой аппаратуре в основном исполь зуют транзисторно-транзисторные логические элементы (ТТЛ), эмит­терно-связанные транзисторные элементы (ЭСТЛ), а также логические элементы на МДП-транзисторах. Резисторно-транзисторные и диод­но-транзисторные логические элементы считаются неперспективными и выпускаются промышленностью для применения в аппаратуре, освоенной ранее.

Рис. 8.15. Схема ТТЛ с четырьмя входами (а); эквивалентная схема многоэмит-» терного транзистора (б); передаточная характеристика логического элемента (в); схема логического элемента на транзисторах с барьером Шоттки (а); ус-, ловное обозначение четырехвходового логического элемента И—НЕ (б) . ‘

В интегральных транзисторно-транзисторных логических элемен* тах часто на входе включают многоэмиттерный транзистор (МЭТ), ко* торый одновременно выполняет функции диодного логического эле* мента и усилителя электрических сигналов.

Транзисторно-транзисторные логические элементы. Принципиаль­ная схема четырехвходового элемента ТТЛ приведена на рис. 8.15, а. Транзистор 7\ отличается от обычного одноэмиттерного биполярного транзистора тем, что у него при изготовлении сделано несколько эмии_у

теров. При этом эмиттеры расположены так, что их непосредственное взаимодействие через участок базы практически отсутствует, МЭТ яв­ляется эквивалентом нескольких транзисторов, включенных так, как показано на схеме рис. 8.15, б.

Работу логического элемента можно рассматривать как в поло­жительной, так и в отрицательной логике. При этом, как уже ука­зывалось, логические элементы, выполняющие функцию И в положи­тельной логике, в отрицательной логике выполняют функции ИЛИ, и наоборот.

Паспортное обозначение логических элементов, как правило, со­ответствует функции, реализуемой в положительной логике, поэтому в дальнейшем будем рассматривать только ее.

Многоэмиттерный транзистор ^ в ТТЛ в зависимости от уровней напряжений, поданных на его эмиттеры, может быть включен нор­мально или инверсно. Если на один или все эмиттеры МЭТ подано низкое напряжение, близкое к нулю (код «О» в положительной логи­ке), то соответствующие эмиттерные переходы 7\ будут открыты, что характеризует нормальное включение транзистора. Через открытые эмиттерные переходы протекает базовый ток, определяемый сопротив­лением резистора /?_ь который в первом приближении (при U^₃ И Я1 > Гэ.диф) равен

/_б1 « E/R_t.

Источники входных сигналов х₄ —х₄ имеют внутренние сопротив­ления близкие к нулю.

К коллекторной цепи транзистора 7\ подключена база транзисто­ра Т₂, ток которой при запертом транзисторе Т₂ равен /кво_г - Этот ток у кремниевых транзисторов достаточно мал, поэтому всегда выпол­няется условие / 61^213 ^ /кбо„ где й₂1э — коэффициент передачи ба­зового тока транзистора 7\.

Следовательно, транзистор 7\ находится в состоянии глубокого насыщения и падение напряжения на нем близко к нулю. Это напря­жение не может открыть транзистор Т₂. Поэтому ток его эмиттера близок к нулю, а ток коллектора — к /кбо,. Напряжение U_63i тран­зистора T_t близко к нулю, т. е. он заперт. Напряжение базы тран­зистора Т₃ определяется из выражения

^бз= t/_K2 = ^ —(^кво, + /оз) ^г ~ Е.

Транзистор Т₃ открыт и в зависимости от параметров элементов схемы или насыщен, или находится на границе насыщения. Выход­ное напряжение отличается от +£ на величину, равную сумме паде­ния напряжения на резисторе R_it падений напряжений на открытых транзисторах Т_в и диоде Д:

Uзых ^ Е /кБО. Ri //кэз ^д>

где U_a — падение напряжения на открытом диоде.

Этот высокий уровень напряжения соответствует коду «1».

Внутренние сопротивления источников сигналов, подаваемых на входы х₄—х₄, настолько малы, что изменение напряжений на эмитте-

pax транзистора T, при различном количестве входов, имеющих низ­кий уровень напряжения, практически не отличается от напряже­ния, получаемого при нулевом сигнале на одном из эмиттеров. Поэто­му при различном количестве входов, имеющих «О», U_K3l остается ма­лым и не может открыть транзистор T_t. Если на всех входах, кроме одного, имеется высокий уровень напряжения, то при увеличении на­пряжения на эмиттере, на котором ранее был низкий потенциал, до напряжения U_aopl (рис. 8.15, в) транзистор Т_г из области насыщения выходит в активную инверсную область. При этом коллекторный пе­реход смещен в прямом направлении, а все эмиттерные — в обратном.

В цепи резистор Я_г — коллекторный переход транзистора Т\ — эмиттерный переход транзистора Т₂ потечет ток, открывающий тран­зистор Т_г и уменьшающий напряжение U_K2 его коллектора. При этом транзистор T_t остается закрытым до тех пор, пока падение напряже­ния на резисторе /?, не достигнет значения, при котором эмиттерный переход транзистора 7^ отопрется. Это происходит при достижении входным напряжением значения (/_пор8. При дальнейшем увеличении входного напряжения на участке U_BPpi — и₃ происходит увеличе­ние тока транзистора Т₂ и дальнейшее отпирание транзистора 7\. Снижение потенциала коллектора транзистора Т₂, вызванное увели­чением его тока, приводит к запиранию транзистора Т₃, причем на участке 2—3 транзисторы Т₃ и T_t открыты. Это вызывает увеличение тока и мощности потребляемых логическим элементом.

Для ограничения тока в переходных режимах включен ограничи­вающий резистор R^. При дальнейшем увеличении входного напряже­ния (выше U₃) транзисторы Т₂ и Т^ входят в насыщение, а транзистор Т₃ запирается, так как напряжение U_K2 в режиме насыщения не может открыть два последовательно соединенных р-п-перехода (переход ба­за—эмиттер транзистора Т₃ и диод Д). Диод Д вводят только для обеспечения надежного запирания транзистора Т₃ и смещения уровня прй его открывании.

Если входное напряжение выше U₃, то на выходе логического эле­мента будет малое напряжение, определяемое напряжением U_K3i на­сыщенного транзистора T_t. Это соответствует коду «О» в положитель­ной логике. Логический элемент выполняет функцию И—НЕ, так как код нуля появляется на выходе только тогда, когда на все входы по­даны коды логической единицы. Непосредственно логическую функ­цию И выполняет Т_ъ а остальная часть схемы только обеспечивает нормальную работу этого транзистора. Причем, если, как в рассмат­риваемом случае, остальная часть схемы переворачивает фазу вход­ного сигнала, т. е. выполняет операцию НЕ, она носит название ин­вертора. Условное обозначение элементов И—НЕ показано на рис. 8.15, д.

Основные схемотехнические отличия базовых элементов ТТЛ ка­саются выполнения инвертора. При этом обычно’ ставятся задачи улучшения переходных характеристик, повышения помехоустойчи­вости и нагрузочной способности, а также снижения потребляемой мощности. Для уменьшения входных токов транзистор 7\ выполня-

ют с малым инвереным коэффициентом передачи базового тока hzltJ ^ Л_а1,.

Логические ТТЛ элементы имеют сравнительно высокое быстро­действие, малые входные и большие выходные токи. Они хорошо ра­ботают на емкостную нагрузку, так как перезарядка конденсаторов осуществляется через низкоомную выходную цепь.

Недостатком их является кратковременное увеличение мощности, потребляемой в переходных режимах, что вызывает появление в це­пях питания импульсов помех. Соответственно при увеличении рабо­чей частоты наблюдается повышение потребляемой мощности.

В быстродействующих логических элементах широко используют транзисторы и диоды с барьером Шоттки, в которых отсутствует на­копление избыточных зарядов и не затрачивается время на их расса­сывание.

Диоды Шоттки обычно вводят в схемы для предотвращения глу­бокого насыщения транзисторных ключей. Транзисторы с барьером Шоттки включают аналогично биполярным транзисторам о р-п-пере- ходами, а логические элементы, выполненные на их основе, не имеют принципиальных схемотехнических отличий. На рис. 8.15, а приве­дена схема логического элемента И—НЕ, выполненного на транзис­торах с барьером Шоттки.

По принципу действия этот элемент аналогичен логическому эле­менту, показанному на рис. 8.15, а, и отличается от него только тем, что в выходном каскаде использован составной транзистор Т_а, Т₆, обеспечивающий повышенный выходной ток, а в эмиттерную цепь включен каскад с ОЭ на транзисторе 7\, улучшающий форму переход­ной характеристики и приближающий ее к прямоугольной.

Для повышения помехоустойчивости логических элементов в эмит­терные цепи МЭТ часто вводят диоды (Д^—Д^ на рис. 8.15, г), включен­ные в обратном направлении для сигналов логического нуля или еди­ницы. Они открываются только в том случае, если напряжения на вхо­дах логического элемента меняют свой знак на противоположный. Последнее связано с особенностями переходных процессов в различ­ных электрических цепях. Из-за наличия паразитных индуктивностей и емкостей в цепях, к которым подключены входы логических эле­ментов, при резких изменениях входных сигналов возникают затухаю­щие колебания. Начальная амплитуда их может быть значительной, что вызывает ложное срабатывание логического элемента. Однако при наличии диодов на входе МЭТ этого н& происходит, так как первая же отрицательная полуволна открывает соответствующий диод при входном напряжении порядка 0,8 В. Следующие затухающие положи­тельные и отрицательные полуволны будут иметь амплитуду, меньшую 0,8 В. Так как уровень кода логической единицы в ТТЛ значительно больше 0,8 В, эта помеха не вызовет его ложного срабатывания.

Для расширения функциональных возможностей одного «корпу­са» микросхемы промышленность выпускает логические элементы, выполняющие все три логические функции: И—ИЛИ—НЕ. Принци­пиальная схема такого логического элемента приведена на рис. 8.16, а.

Функцию И здесь выполняют многоэмиттерные транзисторы Т^ Т₂, а функцию ИЛИ — транзисторы Т₈, Г,. Принцип работы каждой пары транзисторов практически не отличается от работы транзисто­ров 7\, T_t схемы, приведенной на рис. 8.15, а. Для появления кода «О» на выходе логического элемента безразлично, открыт только один из транзисторов Г₈, T_t или они открыты оба. Это соответствует функ­ции ИЛИ.

Один такой логический элемент позволяет реализовать и более сложную логическую функцию 2—2 И—ИЛИ—НЕ¹⁶.

Рис. 8.16. Схемы логического элемента 2—2 И—ИЛИ—НЕ (а) и и четырехвходового расширителя по ИЛИ (б)

В состав серий интегральных микросхем обычно входят функцио­нальные узлы, выполняемые в отдельных корпусах, которые предна­значены для расширения функциональных возможностей микросхем (расширители по входу, увеличивающие коэффициент объединения Коб» ^и буферные усилители, увеличивающие коэффициент разветвле- НИЯ К_раз)-

Для серий ТТЛ характерно наличие только расширителей по вхо­ду. На рис. 8.16, б показан четырехвходовой расширитель по ИЛИ, в состав которого входят МЭТ Т, и транзистор T_s, который подключа­ют к выводам /, 2 схемы (рис. 8.16, а) параллельно транзисторам Т₃, T_t. Это приводит к тому, что количество входов по ИЛИ увеличивает­ся до трех, так как для получения на выходе кода «О» безразлично, какой из транзисторов T_a, T_t, T_s будет открыт и насыщен, и добавля­ется элемент И, имеющий четыре входа. Логический элемент с подклю­ченным расширителем по ИЛИ будет выполнять функцию 2—2—4 И—ИЛИ—НЕ.

Отдельные серии интегральных микросхем имеют напряжения пи­тания и параметры, обеспечивающие непосредственное подключение

микросхем различного назначения, в том чиеле и логических элемен­тов, без их дополнительного согласования. Это существенно упрощает и удешевляет проектирование устройств, выполненных на их основе. В то же время при применении в составе устройства микросхем разных серий может возникнуть необходимость во введении дополнительных источников питания и схем согласования уровней. В табл. 8.1 при­ведены параметры, характеризующие ТТЛ некоторых серий, выпус­каемых промышленностью,.

Таблица 8.1

Параметры	#ерии
	общего применения		высокого быстро­действия	микро* мощные	с диодами Шоттки
	133	К165	130	134	530
Входной ток «0» /вх, мА	—1,6	— 1,6	—2,3	—0,18	2
Входной ток «1»/вх , мА	0,04	0,04	0,07	0,012	0,06
Выходное напряжение «0» (/вых, В	0,4	0,4	0,35	0,3	0,5
Выходное напряжение «1» (/вых, В	2,4	2,4	2,4	2,3	2,7
Коэффициент разветвления по вы­ходу /Срез	10	10	10	10	10
Коэффициент объединения по вхо­ду ИЛИ Коб Время задержки распространения, нс:	8	8	8	2
р.о з. р	15	15	юА	100	5
/0,1 *3. р	22	22	10	100	4,5
Частота переключения, мГц	10	10	30	3	50
Допустимый уровень помехи Дип, В	0,4	0,4	0,4	0,35	0,5
Напряжение питания, В	5	5	5	5	5
Средняя статическая потребляе­мая мощность, мВт	22	22	44	2	19

При использовании логических элементов ТТЛ для повышения помехоустойчивости свободные входы рекомендуется подключать к источнику питания +5 В через резистор 1 кОм, причем к каждому ре­зистору допускается подключение 20 входов. Для уменьшения помех по цепи питания к точке подключения группы логических элементов к напряжению питания дополнительно подсоединяют развязывающий конденсатор (один на группу не более чем из 10 элементов с емкостью не менее 0,1 мкФ на одну ИС).Транзисторно-транзисторные логичес­кие элементы благодаря простоте, технологичности, высокому быст­родействию и удовлетворительной помехозащищенности в настоя­щее время являются наиболее распространенными.

Транзисторные логические элементы с эмиттерной связью (ЭСТЛ, ЭСЛ). Эти элементы иногда называют элементами на переключателях тока (ТПТЛ). Они имеют высокое быстродействие, высокое входное и низкое выходное сопротивления. Мощность, потребляемая ими отисточника питания, мало зависит от состояния элемента. Этим обес­печивается уменьшение уровня помех, проходящих по цепи питания. Высокое быстродействие обусловлено тем, что в ЭСТ Л. транзисторные ключи работают на границе насыщения. Низкое выходное сопротив­ление получают за счет введения в схему эмиттерных повторителей. Одна из схем подобного логического элемента показана на рио. 8.17, а.

Элемент имеет три входа: х_и х₂, х₉. Если транзисторы Т_ъ Т_г, Т₉ закрыты (на входах — сигнал логического нуля), то ток протекает

Рис. 8.17. Схема логического элемента ЭСТЛ (а); схема преобразователя уровня для согласования ТТЛ и ЭСТЛ (6) и его обозначение (в)

только через транзистор T_t, создавая на эмиттерном сопротивлении R₉ падение напряжения близкое к потенциалу базы.

Если на один из входов, например х_1г подать положительный сиг­нал U_BX, удовлетворяющий условию U_BI > l^Ra, то транзистор 7\ закроется, а весь ток будет протекать через транзистор 7\. Напряже­ние «вых1 станет низким, а и_ВЫ1! — высоким.

В зависимости от того, с какой точки снимается выходной сигнал («вых1 или и_выхз) реализуются функции ИЛИ—НЕ или ИЛИ (ЗИЛИ—HE/ИЛИ). Транзисторы Т₉, Т_в, к эмиттерным цепям которых подключается нагрузка, выполняют роль эмиттерных повторителей, обеспечивающих малое выходное сопротивление логического элемен­та.

Характерной особенностью ЭСТЛ является то, что у них заземля­ют коллекторную цепь. Этим обеспечивают повышение помехоустой- 412чивости и меньшую зависимость уровней выходного напряжения от наводок по цепи питания. Для получения достаточно малых выходных сопротивлений и согласования с кабелем, имеющим волновое сопро­тивление 50 Ом, эмиттеры транзисторов^- Т₆ и Т₉ подключают к до­полнительному источнику напряжения — (/_см = 2 В через внеш­ние резисторы /?_н = 50 Ом. Введение дополнительного источни­ка позволяет снизить мощность, рассеиваемую в резисторах R_H, и по­высить экономичность вхемы.

Все входы логического элемента через резисторы /?₅ —R-, соедине­ны с источником питания —Е. Это позволяет оставлять свободными выводы, которые не используются в конкретной схеме.

В сериях ЭСТЛ, выпускаемых промышленностью, например 100, К500, напряжение питания Е = 5,2 В; (/вых — —0,98 В; Дм_п = = —1,63 В, максимально допустимое напряжение помех Дм_п = = 125 мВ; /‘_х = 100 4-500 мкА; /_в\ = 0,5 мкА; К_Ра3 > 15; t^¹ « « 3 нс; Й.'р « 3 нс; потребляемая мощность Р_пот & 354-130 мВт на вентиль.

Из приведенных усредненных параметров ИС ЭСТЛ видно, что по быстродействию, входному току и предельно достижимому коэффи­циенту разветвления по выходу они превосходят ИС ТТЛ, уступая им по помехоустойчивости и потребляемой мощности. Кроме того, низ­кое выходное сопротивление позволяет подключить к их выходу срав­нительно большую емкостную нагрузку.

Для совместного использования логических элементов различно­го типа приходится применять дополнительные преобразователи уров­ня.

Принципиальная схема преобразователя уровня для перехода от ТТЛ к ЭСТЛ элементам приведена на рис. 8.17, б. Напряжение пи­тания ИС ТТЛ Ei подключено к коллектору транзистора 7\, а напря­жение питания ИС ЭСТЛ Е_г подано на транзисторы Т_г—Т₃.

Преобразователь уровня (ПУ) состоит из эмиттерного повторителя на транзисторе 7\ с входными диодами Д_х—Д₃, дифференциального усилителя на транзисторах Т₂, Т₃, работающего Bi режиме переклю­чения тока, и эмиттерных повторителей на транзисторах Т₉, Т_й. При этом эмиттерный повторитель Т₉ поддерживает на базе транзистора Т₃ потенциал, заданный делителем из резисторов й₉, R₉.

Если хотя бы на один из диодов Д_х—Д₃ подан код логического ну­ля ТТЛ-элемента (порядка 0,4В) , то соответствующий диод будет открыт и потенциал базы транзистора 7\ будет близок к потенциалу Е₂ общего вывода:

где (/_д — падение напряжения на открытом диоде.

Потенциал эмиттера эмиттерного повторителя на транзисторе Т_й меньше потенциала базы на Uв₃ m U_a, поэтому U₉ = 0.

К базе транзистора Т₉ приложено напряжение

к

(/б2 ^2

■Kg

+^3

оторое меньше напряжения базы транзистора T_s

Т

1^63 ^й ^2

«»+«.

^бэЗ"

ранзистор Т_а открыт и насыщен, а транзистор Т* заперт. В ито­ге выходное напряжение

//О Р ^4 -

-^_бэ4.

При подаче на все диоды кода «1», который для ТТЛ соответству­ет напряжению 2,4 В, потенциал базы и эмиттера транзистора T_t уве­личивается на 2,4 В. Это, в свою очередь, вызывает увеличение потен­циала базы транзистора Т₂, который открывается и его ток создает на сопротивлении R_s падение напряжения

и&Ь ^/_к2 ^5 ⁼ (— £г+ и_эъ

Это напряжение больше потенциала базы транзистора Т₃, U^ ^ ^ t/бз, что приводит к запиранию последнего. Выходное напряже­ние становится равным

^вых ⁼ —^бо, Л<— ^бМ«

Выбором режимов работы транзистора ПУ добиваются, чтобы на' пряжения t/вых и t/вых соответствовали требованиям к входным на" пряжениям кодов «1» и «О» для серий ЭСТЛ.

Аналогично строят ПУ для перехода от ЭСТЛ к ТТЛ. Условное графическое изображение преобразователя уровней приведено на рис. 8.17, в.

Так как в настоящее время выпуск интегральных логических эле­ментов хорошо освоен промышленностью, подробно останавливаться на методах их расчета нет необходимости. Все интересующие зависи­мости могут быть получены самостоятельно на основе сведений о ди­одных и транзисторных ключах.

Логические элементы на МДП-транзисторах. Существенными преимуществами логических элементов на МДП-транзисторах перед логическими элементами на биполярных транзисторах являются: ма­лая мощность, потребляемая входной цепью, в результате чего соот­ветственно возрастает коэффициент разветвления по выходу ^p_И > » 10 4-20; простота технологического процесса изготовления; срав­нительно низкая стоимость и малая потребляемая мощность.

Однако по быстродействию даже лучшие логические элементы на МДП-транзисторах уступают схемам на биполярных транзисторах. Это обусловлено тем, что у МДП-транзисторов имеются сравнительно большие входные емкости, на перезарядку которых затрачивается определенное время. Кроме того, выходное сопротивление у открыто­го МДП-транзистора значительно выше, чем у биполярного, что уве­личивает время зарядки конденсаторов нагрузки и ограничивает на­грузочную способность логического элемента.

В известных технических решениях логических элементов широ­ко используют последовательное (ярусное) включение МДП-транзис­торов, когда в цепь между нагрузкой и землей включено несколько тран­зисторов. Это несколько усложняет технологию изготовления элемен­тов, однако позволяет создать логические схемы, удобные для постро­ения сложных функциональных узлов.

На рис. 8.18,0, в показаны простейшие схемы логических элемен­тов на МДП-транзисторах с каналом p-типа, а на рис. 8.18, б, г — соответственно их условные графические обозначения.

В обеих схемах транзистор Т_а выполняет роль нелинейного нагрузочного сопротивления. Если в схеме на рис. 8.18, а на оба входа Xj и х₂ поданы малые напряжения, что соответствует коду «О»

Рис. 8.18. Схемы простейших логических элементов на МДП-транзисторах (а, в) и их условные обозначения (б, г)

в отрицательной логике, транзисторы 7\ и Т₂ закрыты и на выходе F будет потенциал логической единицы, близкий к —Е. При подаче на любой из входов отрицательного потенциала (кода «1») соответствую­щий транзистор (Ti или Т₂) открывается и появляется положитель­ный перепад напряжения. На выходе устанавливается потенциал ло­гического нуля. Цепь реализует функцию ИЛИ—НЕ в отрицатель­ной логике.

В схеме на рис. 8.18, в для получения на выходе логического нуля необходимо одновременно на оба входа X! и х₂ подать потенциал логи­ческой единицы.

Более сложные логические элементы на МДП-транзисторах пред­ставляет собой различные комбинации этих двух основных схем.

Существенное улучшение параметров логических элементов мож­но получить за счет введения дополняющих МДП-транзисторов с ка­налом другого типа электропроводности (МДПДТ)¹⁷.

Логические элементы на дополняющих МДП-транзисторах пред­ставляют собой систему МДП-транзисторов с п- и p-каналами, затворы которых включены параллельно, а сами транзисторы — последова­тельно. Когда один из транзисторов открыт приложенным напряже­нием, второй оказывается закрытым и результирующий ток через систему в статическом режиме определяется только током утечки за-

крытого транзистора. Он равен нескольким десятым—сотым долям микроампер.

Логические элементы, выполненные на основе КМДП-приборов, в статическом режиме потребляют микроваттные мощности. Кроме того, они имеют хорошую помехоустойчивость и высокую нагрузочную способность. Работоспособность их сохраняется при изменениях на­пряжений питания от 3 до 15 В.

На рис. 8.19, а, б показаны двухвходовые схемы на МДПДТ, вы­полняющие логические операции ИЛИ—НЕ и И—НЕ в положитель­ной логике.

Рассмотрим работу первой схемы (рис. 8.19, а). При подаче на вход Xi кода «1» (положительное напряжение порядка 4-Е) транзис-

Рис. 8.19. Схемы базовых логических элементов МДПДТ-ИС

тор 7\, имеющий канал n-типа, откроется а транзистор 7^ с каналом p-типа закроется. На выходе появится потенциал, близкий к нулево­му, соответствующий коду «О» в положительной логике. Аналогично, при подаче кода «1» на вход х₂ на выходе появится код «О».

В ряде случаев МДПДТ усложняют, включая последовательно до­полнительный нагрузочный транзистор. Такой класс МДП-схем иног­да условно обозначают как МДПДТН-ИМО. Они позволяют реализо­вать сложные логические функции при минимуме необходимых ком­понентов.

Здесь МДП-транзистор выполняет роль нагрузочного транзисто­ра. Остальная часть схемы по принципу действия аналогична рассмот­ренной выше.

Наиболее перспективные элементы серии МДПДТ (КМДП) харак­теризуются следующими электрическими параметрами.

Входные токи /2_Х = —0,054-0,1 мкА; /в_Х = 0,054-0,1 мкА.

Выходные напряжения (/?_ых = 0,34-0,5 В; U^ = 7,74-8,2 В.

Время задержки распространения t^ = 2004-250 нс; й/р = 2004 250 нс.

Допустимое напряжение помехи Д«_п = 0,9 В.

Коэффициент разветвления по выходу /<_раз = 50.

Мощность, потребляемая одним элементом в статическом режиме, Р_ПОт = 1 мкВт

.Из приведенных количественных характеристик видно, что логи­ческие элементы МДПДТ имеют наиболее высокую помехоустойчи­вость, наибольший перепад уровней логического нуля и единицы и рас­сеивают наименьшую мощность. Последнее позволяет повысить сте­пень интеграции создать на их основе схемы, содержащие более 10⁴

элементов на одном кристалле.

Интегральная технология позволяет объединить МДП- и биполяр­ные транзисторы и тем самым устранить недостатки тех и других групп логических ИМС.

Д

большим запасом помехоустойчиво-

Рис. 8.20. Схемы логических элементов на биполярных МДП-транзисторах

ействительно, как было показано выше, логические элементы на

МДП-транзистор ах отли чаются сти, но имеют низкое быстро­действие при работе на ем­костную нагрузку. ТТЛ и ЭСТЛ, построенные на бипо­лярных транзисторах, имеют малый запас помехоустойчи­вости, но хорошо работают на емкостную нагрузку. Объ­единен и е положи тел ьных

свойств этих схем позволяет создать логические элементы с высокой помехоустойчи­востью и достаточно высоким

быстродействием при работе

на емкостную нагрузку. При этом мощность, потребляемая в стати­

ческом режиме, изменяется незначительно.

На рис. 8.20, а представлена одна из схем логических элементов на МДП- и биполярных транзисторах. В ней на выходе логического элемента на МДП-транзисторах включен эмиттерный повторитель на биполярных транзисторах по схеме с дополнительной симметрией. В схеме на рис. 8.20, б показан другой возможный вариант таких схем, где каждая пара МДП-и биполярного транзисторов образуют ком­бинированную схему составного транзистора, в которой ток стока по­левого транзистора является базовым током соответствующего бипо­лярного транзистора. В итоге ток стока усиливается в 1 + й_21э раз и нагрузочная емкость заряжается приблизительно в I + Л_21э раз быстрее. При использовании логических МДП-элементов совместно с ТТЛ и ЭСТЛ в схему необходимо вводить преобразователи уровня.