![](/user_photo/_userpic.png)
книги из ГПНТБ / Нечаев А.Н. Устройство и работа электронных цифровых машин
.pdfрых находились в 'положении кода «1». Пройдя через соответствующие схемы совпадения Спь импульс сдвига, который уже является кодом «1 », поступает на линию задержки. Одновременно с этим сигнал сдвига через ли нию задержки поступает на Фг и сбрасывает все тригге ры в положение кода «О»; через некоторое время сдви нутые импульсы поступают из линий задержки на входы соседних триггеров. Таким образом, установка триггеров
в положение «О» происходит после того, как импульс сдвига прошел через Спь но до того, как сдвинутый код вышел из линий задержки. Для того чтобы произвести сдвиг на п разрядов, надо последовательно подать п импульсов сдвига или в устройстве надо иметь соответст венно п вентилей и шин сдвига.
Аналогично строятся схемы сдвига влево. В кодово позиционных АУ сдвиг чисел производится сдвигателями, построенными на схемах совпадения, так, как это было показано в разделе о логических элементах элек тронных цифровых машин.
Схема сложения кодов. На рис. 30 приведена схема сложения кодов, применяемая в машине «Урал». Коды слагаемых подаются на счетные входы триггеров Тр.
При переходе триггера из положения «1» в положе ние «0 », что бывает тогда, когда на триггер принята вто рая единица, образуется импульс переноса. Этот импульс через линию задержки ЛЗ и емкость С поступает на вход триггера соседнего старшего разряда. Задержки 'в цепях переносов должны быть такими, чтобы к моменту прихода импульса переноса на вход триггера старшего разряда в последнем закончился переходный процесс. Если считать, что время переходного процесса триггера
102
около 0 , 6 мксек, то задержка должна быть не меньше этой величины.
Недостаток этой схемы состоит в том, что время сум мирования удлиняется за счет последовательной .переда чи единицы переноса. Поэтому в .вычислительных маши нах с большим быстродействием используется сумми-
Мад числа
Рис. 30. Схема сложения кодов.
рующая схема с одновременной (сквозной) передачей единицы переноса, как это будет показано ниже.
Схема сложения кодов в кодово-позиционных ариф метических устройствах построена па использовании комбинационных одноразрядных сумматоров на два и три числа.
Суммирующие схемы
Теперь рассмотрим несколько суммирующих схем, предназначенных для сложения чисел, представленных в двоичной системе счисления с фиксированной запятой (без учета порядков).. Вычитание производится с по мощью тех же сумматоров путем сложения уменьшаемо го, представленного в прямом коде, с вычитаемым, пред ставленным в обратном коде.
А. К о д о в о-п о з и ц и о н н а я |
суммирующая схема |
|
с п о с л е д о в а т е л ь н ы м в в о д о м разрядов |
слагае |
|
мых и п о с л е д о в а т е л ь н о й |
п е р е д а ч е й |
единицы |
переноса приведена на рис. 31. |
|
|
ЮЗ
В этой схеме в качестве суммирующего элемента ис пользуется одноразрядный сумматор на три числа
(ОС-3).
Цифры одноименных разрядов обоих слагаемых скла дываются попарно, последовательно во времени. Из за поминающего устройства на входы р и q сумматора поступает одновременно только одна пара цифр одина кового разряда суммируемых 'чисел. Вначале склады-
Рис. 31. Кодово-позиционная суммирующая схема с пос ледовательным вводом разрядов слагаемых.
ваются цифры младшего разряда; на выходе А появ ляется сумма этих разрядов. В случае образования пе реноса сигнал с выхода В передается в схему задержки переноса, где задерживается до поступления на входы сумматора следующего разряда слагаемых, после чего выдается сигнал на вход г. В результате этого образуют ся сумма второго разряда слагаемых и перенос, который суммируется с цифрами третьего разряда, и так далее. При суммировании «->го разряда слагаемых может об разоваться перенос, поэтому для сложения «-разрядных чисел требуется п + 1 такт работы сумматора.
Время суммирования в данном случае определяется количеством разрядов складываемых чисел п и ско ростью выдачи разрядов чисел последовательным запо минающим устройством.
Использование кодово-позиционного сумматора с последовательным вводом разрядов слагаемых значи тельно уменьшает количество каналов связи между ариф метическим и запоминающим устройствами, а также и объем оборудования арифметического устройства. Одна ко время суммирования в такой схеме очень велико.
104
Здесь уместно отметить, что схемы суммирования с параллельным и последовательным вводом разрядов слагаемых можно применять в машинах, имеющих лю бой принцип хранения и передачи чисел — параллель ный или последовательный. Однако в случаях парал лельной передачи'и последовательного ввода или после довательной передачи и параллельного ввода разрядов (например, в американской машине фирмы «Райтеон»)
Рис. 32. Кодово-позиционная суммирующая схема с параллель ным вводом разрядов слагаемых.
используются специальные преобразователи со схемами задержки, перемещающие передаваемую информацию во времени.
Б. К о д о в о -п о з и ц и о н н а я суммирующая схема с п а р а л л е л ь н ы м в в о д о м разрядов слагаемых и п о с л е д о в а т е л ь н о й п е р е д а ч е й единицы пере носа изображена на рис. 32. Схема состоит из цепочки одноразрядных сумматоров, работающих -на кодово-по зиционном принципе. Число этих сумматоров соответст вует максимальному количеству разрядов чисел, с кото рыми оперирует машина. Каждый одноразрядный' сум матор, за. исключением первого, имеет три входа и два выхода, т. е. является сумматором на три числа (ОС-3); первый — сумматор на два числа (ОС-2).
На два входа ( р и q ) каждого одноразрядного сум матора поступают соответствующие разряды двух сла гаемых. Третий вход служит для передачи единицы из предыдущего младшего разряда. Один выход сумматора (А ) является выходом для суммы, а второй ( В ) — выхо
дом переносу единицы в следующий одноразрядный сум матор.
105
Оба слагаемых, представленных комбинацией напря жений высокого и низкого уровня, одновременно подают ся на входы суммирующей схемы. Каждый одноразряд ный сумматор, выполняя двоичное сложение разрядов слагаемых и переноса, после окончания переходного про цесса в схеме выдает на выход А значение этой суммы, а на выход В — значение переноса.
, Р5 |
Р4 |
рз |
Рг |
P i |
4s |
9* |
Чз |
|
9f |
Рис. 33. Накапливающая |
суммирующая схема с последова |
|||
|
тельной передачей единицы переноса. |
|
||
Время суммирования двух чисел определяется в ос |
||||
новном |
временем установления |
переходных |
процессов |
и количеством разрядов слагаемых.
В. Н а к а п л и в а ю щ а я суммирующая схема с п а-
р а л л е л ь н ы м в в о д о м разрядов |
слагаемых и п о с |
л е д о в а т е л ь н о й п е р е д а ч е й |
единицы переноса |
представлена на рис. 33.
В начальный момент все триггеры цепочки установле ны в нулевое положение, которому соответствует низкий потенциал напряжения на аноде А триггерной схемы и высокий потенциал на аноде В.
Первое слагаемое р в виде комбинации импульсов поступает одновременно на счетные входы всех разря дов суммирующей схемы и устанавливает счетчик в по ложение, соответствующее этому числу. После окончания в схеме переходного процесса на входы счетчика подает ся второе слагаемое д, которое суммируется о первым слагаемым, хранящимся в суммирующей схеме. При этом если на триггер, находящийся в положении «1 », в результате воздействия импульса соответствующего раз ряда первого слагаемого подается разряд второго сла
106
гаемого, также «1 », то триггер из положения «1 » перей дет в положение «О». На аноде В триггера возникнет импульс, который, пройдя линию задержки и задержав шись в ней, запустит более старший разряд счетчика, т. е. добавит к нему единицу переноса. Если ряд триг геров соседних разрядов счетчика находится в положе нии «1 », то возникший в младшем разряде импульс пе реноса единицы начнет последовательно переводить триг геры из положения «1 » в положение «О», вплоть до того, который находится в нулевом положении. Этот триггер перейдет из положения «О» в положение «1 ».
Время задержки линии должно быть таким, чтобы им пульс переноса единицы поступал на вход старшего раз ряда после установления на нем результата первого сум мирования. Таким образом, время задержки переноса данной линией должно быть равным или несколько боль шим, чем время суммирования первого и второго слагае
мых, равное времени установления |
триггера. |
||
Г. Н а к а п л и в а ю щ а я |
суммирующая схема с п а- |
||
р а л л е л ь н ы м |
в в о д о м |
разрядов слагаемых и од |
|
н о в р е м е н н о й |
п е р е д а ч е й |
единицы переноса |
|
представлена на |
рис. 34. |
|
|
Эта схема применяется в тех арифметических устрой ствах, от которых требуется минимальное время сложе ния кодов двух чисел.
В начальный момент все триггеры суммирующей схе мы установлены в нулевое положение. Первое слагаемое р в виде комбинации импульсов(PuP2,P v -> P n ) поступает на счетные входы всех разрядов суммирующей схемы. Суммирующая схема приходит в состояние, соответст вующее этому числу. После установления счетчика в но
вое состояние |
на его вход может быть |
подано второе |
||
слагаемое д, |
которое суммируется |
с |
первым |
слагае |
мым, хранящимся в счетчике. |
|
|
|
|
Сигнал переноса в старший разряд возникнет в раз |
||||
рядах суммирующей схемы, меняющих, |
свой код с «1 » |
|||
на «О» при вводе второго слагаемого. |
Сигнал |
переноса |
проходит через клапаны К тех счетчиков, которые нахо дятся в состоянии «1». Если на пути сигнала переноса имеется клапан, счетчик которого хранит код «О», то со ответствующий клапан К; будет закрыт и сигнал пере носа дальше не пройдет, а поступит в счетчик этого раз ряда, устанавливая его в, новое положение. Таким обра
107
зом, каждый возникающий импульс переноса единицы направляется «е только через клапан К2 в старший со седний разряд, но и во все старшие разряды через от крытые клапаны Ki цепи переноса. Триггер, имеющий код «О», закрывает прохождение' импульса по цепи переноса. Импульс «разрешение переноса» вырабаты вается лишь однажды при вводе в счетчик второго сла гаемого.
Цепь переноса
ч* |
is |
ь |
i, |
Рис. 34. Накапливающая суммирующая схема с одновре |
|||
менной передачей единицы переноса. |
|
||
Д. Д в о и ч н о-д е с я т и ч н а я |
к о д о в о-п о з и- |
||
ц и о н н а я с у м м и р у ю щ а я с х е ма . |
машинах, |
||
В некоторых |
цифровых вычислительных |
предназначенных для обработки большого числа данных, при выполнении операции используется двоично-деся тичная (десятичная двоично-кодированная) система счисления. Применение этой системы несколько увели чивает объем оборудования и усложняет логику работы арифметического устройства, но исключает необходи мость перевода чисел из десятичной системы в двоичную при вводе данных в машину и из двоичной системы в де сятичную— при выводе, что устраняет затрату машин ного времени на перевод.
В двоично-десятичной системе счисления каждая де сятичная цифра кодируется четырьмя двоичными разря дами. В простейшем случае эти разряды могут обладать весами 8 —4—2—1.
108
Изображение десятичных цифр в двоично-десятичном коде дано в таблице на стр. 45.
На рис. 35 приведен пример двоично-десятичной ко дово-позиционной суммирующей схемы для одного де сятичного разряда.
Десятичные цифры, представленные в двоично-деся тичном коде, подаются на входы суммирующей схемы. Четыре двоичных разряда первого слагаемого р — на
„ Яг |
|
1* |
Яг |
Я/ |
Рис. 35. Двоично-десятичная |
кодово-позиционная суммирую |
|||
|
щая |
схема. |
|
|
входы p v рч,, р 3, |
второго слагаемого |
q — на входы |
Qh 4i, 4i, Я*-
В нижней цепочке одноразрядных сумматоров на три числа ОС-3 происходит двоичное суммирование этих кодов.
Сигнал десятичного переноса единицы в суммирую щую схему старшего разряда формируется схемой совпа дения Спь когда сумма p + q равна 1 0 и 1 1 , схемой сов падения Спг при сумме, равной 12, 13, 14 и 15, и нижним левым ОС-3 при сумме больше или равной 16.
Так как в схеме используется четыре одноразрядных сумматора, т. е. производится сложение по модулю 16, то при наличии десятичного переноса надо скорректиро вать полученную в нижней цепочке сумму, добавив к
109
ней 6 . Это достигается использованием верхней цепочки сумматоров. При возникновении переноса этот сигнал заводится в сумматоры второго и третьего разряда, что равносильно добавлению 6 .
Рассмотрим три характерных примера работы этой схемы:
3 + 5 |
|
|
|
|
|
, |
Зю = |
0011 г — на |
входе р |
|
|
+ 5ю - |
01012 — на входе q |
|
|
||
|
|
переноса В нет |
|
||
|
8ю = |
1СЮ02 — на |
выходе А |
(сумма) |
|
6 + 7 |
|
|
|
|
|
, |
6ю = |
01102 — на |
входе |
р |
|
~t~ |
7ю = |
01112 — на |
входе |
q |
|
|
i |
^|Q| на выходе ОС-3 |
|
||
|
|
перенос на Сп2 |
|
||
|
|
01102 — корректировка |
|
||
1 + °= |
00112 — на |
выходе |
А |
(сумма) |
|
9 + 8 |
|
|
входе р |
|
|
, |
9 ю = 1 0 0 1 2 — на |
|
|||
' |
8ю — 10002 — на |
входе q |
|
||
|
1 |
0001 на выходе ОС-3 |
|||
|
1 |
на выходе В (перенос) |
|||
|
|
ОНО* — корректировка |
|||
10— |
01112 — на |
выходе Л |
(сумма) |
Схемы умножения
Схема умножения служит для получения произведе ния двух чисел (сомножителей). Рассмотрим умножение чисел, представленных в двоичной системе счисления. Правило умножения двоичных чисел аналогично обычно му правилу умножения десятичных чисел — множимое последовательно перемножается на каждый разряд мно жителя, получаемые частные произведения сдвигаются на один разряд влево и складываются. Окончательная сум ма представляет собой произведение.
Суммирование частных произведений может выпол няться в накапливающих или кодово-позиционных сум
110
мирующих схемах, в зависимости от чего схема умноже ния называется накапливающей или кодово-позицион ной.
По способу ввода разрядов частных произведений различают схемы ■умножения: с п о с л е д о в а т е л ь
ным в в о д о м |
разрядов частных произведений и с п а |
р а л л е л ь н ы м |
в в одом. |
Так же. различают схемы умножения и по способу суммирования частных произведений.
При последовательном суммировании частных произ ведений множимое, сдвинутое влево, прибавляется к сум ме всех предыдущих частных произведений и т. д., т. е. посылка частных произведений в суммирующую схему осуществляется последовательно.
При параллельном суммировании все частные произ ведения, соответствующие разрядам множителя, склады ваются одновременно.
Примеры:
|
П о следовательн ое |
|
|
Параллельное |
|
|||||||
|
сум м ирование |
|
|
сум м ирование |
|
|||||||
X |
1101 |
(множимое |
13) |
X |
1101 |
(множимое |
13) |
|||||
1011 |
(множитель |
11) |
1011 |
(множитель |
11) |
|||||||
|
|
|||||||||||
+ |
1101 |
1 |
части, |
произв. |
|
1101 |
1 |
части, |
произв. |
|||
1101 |
2 |
части, |
произв. |
+ |
1101 |
2 |
части, |
произв. |
||||
|
100111 |
|
|
|
|
0000 |
3 части, произв. |
|||||
+ |
|
|
|
|
|
|||||||
0000 |
3 |
части, |
произв. |
|
1101 |
4 части, произв. |
||||||
+ |
100111 |
4 |
части, |
произв. |
|
100011112 |
произведение |
|
||||
1101 |
|
|
|
143ю |
|
|
100011113 произведение
14310
Рассмотрим несколько примеров построения схем умножения, имеющих различные суммирующие схемы, различные способы ввода разрядов и суммирования част ных произведений.
А. К о д о в о - п о з и ц и о н н а я с х е м а у м н о ж е н и я с п о с л е д о в а т е л ь н ы м в в о д о м разрядов
и п о с л е д о в а т е л ь н ы м |
с у м м и р о в а н и е м част |
ных произведений (рис. 36). |
В арифметических, устрой |
ствах последовательного действия для кратковременного хранения кодов чисел (на время выполнения операции)