книги из ГПНТБ / Ицхоки Я.С. Импульсные и цифровые устройства [учебник]

р и ц а т е л ь н о й логике (£" х = 0 и £ ' -> х = 1) рассматриваемое устройство (рис. 9) выполняет операцию ИЛИ—НЕ (см. табл. 1, а). При замене же р-п-р транзис­ торов на п-р-п транзисторы ТЛС выполняет операцию ИЛИ—НЕ в положительной логике п операцию И—НЕ в отрицательной логике.

При построении сложных функциональных устройств бывает полезно иметь в логических схемах, кроме основ­ ного выхода, еще инверсный выход, на котором образуется сигнал, являющийся инверсией сигнала на основном выходе. В рассматриваемых ТЛС это достигается применением еще одного транзисторного инвертора, на базу которого подает­ ся сигнал с выхода основного инвертора ТЛС.

Быстродействие ТЛС меньше быстродействия транзис­ торного ключа (на однотипном транзисторе). Это объясня­ ется двумя причинами: во-первых, увеличением выходной емкости ТЛС из-за сложения барьерных емкостей коллек­ торных переходов параллельно включенных транзисторов; во-вторых, в ТЛС получается больший коэффициент насыще­ ния, чем в транзисторном каскаде, что обусловливает уве­ личение длительности рассасывания зарядов в насыщен­ ных базах.

Возрастание коэффициента насыщения транзисторов при их параллельном включении объясняется тем, что сумма коллекторных токов насыщенных транзисторов ТЛС почти не зависит от числа п насыщенных транзисторов (их сум­ марный ток определяется сопротивлением R„ и током на­ грузки); но в процессе работы ТЛС п может меняться от 1 до m — 1, и во столько же раз должен меняться ток кол­ лектора. Ток же базы транзистора 1% устанавливается из условия должного насыщения транзистора при п = 1, ког­ да ток коллектора максимален. Поэтому при уменьшении тока коллектора в/п — 1 раз во столько же раз повышается коэффициент насыщения.

называемый также переключателем тока. Такому устройст­

Переход от одного состояния к другому создается изме­ нением э. д. с. е (в случае транзисторов типа п-р-гі) от зна­

Изменения этих величин влияют лишь на базовые напряже­ ния U£ и Uë и на базовый ток /б отпертого транзистора. Но

торов. Это обстоятельство позволяет использовать транзис­ торы в н е н а с ы щ е н н о м режиме работы, что способ­ ствует повышению быстродействия схемы (уменьшается время запирания отпертого транзистора).

611

Из соотношений (13) и (15) следует, что перепад напря­ жений входной э. д. с.

Д£ = £ " - £ ' = Щі -USi + Ws-Wi = Д £ / 6 1 + MJ0i. (21.17)

равен сумме перепадов базовых напряжений транзисторов, т. е. составляет около (1 -г- 1,5) В. При этом полярность напряжений Е' и £" противоположна: £ ' <С 0, а £" > 0.

Последнееявляется недостатком рассмотренного устройст­ ва, так как оно приводит к несовместимости (несогласован­ ности) выходных и входных потенциалов. Поэтому прихо­ дится применять специальные меры для согласования ука­ занных потенциалов [111, 204]. Обычно для этой цели уста­ навливают на выходах ТЛС эмиттерные повторители. При

Рис. I I .

этом также возрастает коэффициент разветвления ТЛС, т. е. повышается нагрузочная способность устройства. Так как для управления другими логическими схемами тре­

бражена на рис. 11, где вместо одного переключающего

функцию ИЛИ—НЕ на 1-м выходе и функцию ИЛИ иа 2-м выходе. Действительно, при возбуждении одного какого-

612

ная, отображающая результат выполнения основной ло­

свойственны два стационарных состояния: в состоянии I транзистор Т"і насыщен, а транзистор Т% заперт; в состоя­ нии I I транзистор T'a насыщен, а транзистор ТХ заперт. Так как независимо от указанных состояний потенциал баз

причем его величина должна обеспечивать нужное насыще­ ние транзисторов при наибольшем токе нагрузки и наиниз­ шей рабочей температуре. При переходе устройства от од­ ного состояния к другому ток /б переключается к базе от­ пираемого транзистора. Таковой переход создается изме­ нением входной э. д. с. е от значения (для транзисторов типа п-р-п)е\ == £ ' до значения ец = Е" > £ ', причем, как это видно из схемы (рис. 12),

Отсюда следует, что полярность напряжений Е' и Е" про­ тивоположна, а перепад напряжений входной э. д. с. также выражается равенствами (17). Следовательно, для управле­ ния данным устройством нужен входной сигнал е, анало­ гичный входному сигналу переключателя эмиттерного тока (см. п. 6), с перепадом Е" — Е' ^ 1 В. Однако для управ­ ления переключателем входной ток і должен быть весьма значительным. Так, при переключении из состояния I I (транзистор 7\2 насыщен) входной ток і должен быть равен стационарному току эмиттера t a l = It\. В этом случае про­ исходит быстрое отпирание транзистора Г, (в начальные мо­

в насыщение ток базы <02 падает почти до нуля, и дальней­ шее запирание транзистора Г 2 протекает вяло*'.

В рассматриваемом переключателе тока, как и в пере­ ключателе эмиттерного тока, приходится принимать меры по обеспечению совместимости выходных и входных потен­ циалов (см. п. 6). В отличие от переключателя эмиттерного тока в данном переключателе тока (рис. 12) транзистор 7\ не инвертирует входной сигнал, так как этот транзистор включен по схеме с общей базой.

9. ТЛС с объединенными базами (на 3 входа) изображена на рис. 13. Здесь вместо одного переключающего транзисто-

Вызывает сомнение имеющееся в работе [204] утверждение о том, что быстродействие переключателя базового тока (при су­ щественно насыщенном режиме работы) приближается к быстро­ действию переключателя эмиттерного тока.

514

ТАБЛИЦА 21.3

логики (ДТЛ). Один из вариантов таких схем, рассмотренный в § 1 (см. рис. 1), отличался тем, что в выходной ступени использо­ вался транзисторный инвертор. В схемах класса ДТЛ в выходной ступени могут использоваться и другие виды транзисторных логи­

§21.3. ЛОГИЧЕСКАЯ СХЕМА ЗАПРЕЩЕНИЯ (ЗАПРЕТ)

1.Структурная схема. Схема ЗАПРЕТ выполняет опе­

Эта схема включает в себя схему НЕ и схему И (рис. 15). Здесь в отличие от простой схемы И один из входных сиг­ налов предварительно инвертируется. Смысл операции ЗАПРЕТ поясняется табл. 4. Операцию ЗАПРЕТ можно

516

трактовать как запрещение передачи информационной еди­

низкого уровня Е'у должен вводить в насыщение транзистор, который должен оставаться запертым при действии сигна­ ла Е'у. Указанный режим работы транзистора обеспечи­ вается выбором напряжения EQ И параметров инвертора. Напомним, что при отрицательной логике напряжение пи­

В этом случае независимо от величины информационного

Пусть теперь сигнал еу = Е'у ш 0 (у = 0). Тогда тран­ зистор заперт и коллекторное напряжение ик ^ — Ек (у а = 1). В этом случае при поступлении информационного

517

выполняется в условиях, когда значения логической пе­ ременной 1 и 0 отображаются присутствием или отсутствием импульса на некоторых определенных временных (сигналь­

(рис. 17), то схема ЗАПРЕТ выполняет логическую опера­

лами.

518

Предположим, что на входы схемы поступают импульс­ ные сигналы отрицательной полярности. При отсутствии

§21.4. ЛОГИЧЕСКИЕ СХЕМЫ РАВНОЗНАЧНОСТИ

ИНЕРАВНОЗНАЧНОСТИ

1.Операция равнозначности двух логических перемен­

ных X и у реализует логическую функцию

смысл которой поясняется в табл. 5. Как видно, выходной сигнал, изображающий логическую переменную 2 = 1 , должен появляться только в случаях, когда обе входные ло-

Структура логической функции (21) указывает путь ее реализации посредством логических схем НЕ, И, ИЛИ. Функциональная схема устройства, реализующего опера­ цию равнозначности, изображена на рис. 21.19.

519