Добавил:

ivanov666 Опубликованный материал нарушает ваши авторские права? Сообщите нам.

Вуз:

Башкирский Государственный Аграрный Университет

Предмет:

[НЕСОРТИРОВАННОЕ]

Файл:

книги из ГПНТБ / Ицхоки Я.С. Импульсные и цифровые устройства [учебник]

.pdf

Скачиваний:

101

Добавлен:

27.10.2023

Размер:

20.98 Mб

Скачать

☆

<<< < Предыдущая 36 37 38 39 40 41 42 43 44 45 46 4748 / 6048 49 50 51 52 53 54 55 56 57 58 59 60 > Следующая >>>

3. Входные		и	выходные	потенциалы.		Применительно
к инвертору	на транзисторе			типа	р-п-р (см.	рис. 2) целе
сообразно использовать входной					сигнал, о б а уровня ко
торого отрицательны (см. рис. 1):
			Е" =	Е'+АЕ<0,		(20.3)
			е =
Обычно Е' ^	—(5 -4- 15)В, а Е" >				—0,5 В (при выполнении
последнего неравенства часто принимают Еб = 0).
Параметры		входной цепи выбираются так, что при е =>
= Е" транзистор			заперт, а при е = Е' он насыщен. В соот

ветствии с этим отрицательные уровни выходного потен циала (см. рис. 1).

у		[Ѵ1 = и ш ^ ~	(0,2-1-0,4) В,	(20.4)
		\vB = - E v l +	IKoRTi=-Eri
	в
В целях	воспроизведения		входных сигналов (см. § 19.2,

п. 5) обычно устанавливают верхние и нижние уровни вход

ного и выходного потенциалов			приблизительно одинаковы
ми: Ун " = Е",	Ѵ'в ^	Е'. Для	обеспечения последнего ра
венства устанавливают		резистор RR0.
4. Анализ	стационарных режимов работы схемы целе

сообразно производить при низкой или умеренной частоте коммутации, когда длительности запертого или насыщен ного состояний транзистора превосходят практические дли тельности переходных процессов в схеме. Анализ стацио

нарных	режимов в принципе не отличается от изложенного
в § 8.4,	пп. 3—5. При этом следует учесть, что при измене

нии числа / приключенных нагрузочных элементов меняет-

470

ся уровень	Ѵ'п	выходного потенциала. Поэтому параметры
схемы (RK	и Ru0)	должны выбираться с учетом допустимого
изменения	уровня V и . Это изменение		будет	тем	меньше,
чем сильнее выполняются неравенства			RK <	R,m	< RJl
(см. § 8.4, Г).
5. Быстродействие схемы НЕ ограничено длительностью

переходных процессов размыкания и замыкания транзис

торного

ключа

(ТК).

Характер этих

процессов

иллюстри

руется

временными

диа

граммами

(рис. 4).

Пусть

длительность

коммутаций

входного

по

тенциала

е -

e(t)

весьма

^рг^

мала

при

/ <С 0,

когда

ч Г

е = Е',

транзистор был на-

сыщен,

причем

ток

базы

/б

= siбя,

где

/ Б Н

£É

уи \

s / K H / ß

и s — коэффици-

ент

насыщения,

устанав-

^Л//^

ливаемый из соображений,

приведенных

§ 8.2,

пп.

19—20.

Заметим,

что при

показанной на

рис. 2 схе

ме

ток

насыщения

/ к

EJRK

практически

не

зависит от числа / подклю

ченных

нагрузочных

эле

ментов. Пусть

после

ком

мутации

и до

полного

размыкания

ТК

о б р а т н ы й

ток базы г'б = — | / б с |

—$с /бн — c o n

s t > г Д е

Д л я

сокраще

ния длительности размыкания ТК устанавливается доста точно большая величина s0 > 0 (это достигается влючением источника смещающего напряжения Еб > 0). При этих условиях длительности размыкания и замыкания ТК соот ветственно равны (рис. 4):

^вынл = Т н4" ^зап + ^оо! TBKn&t3an-h

t фо', (20.5)

здесь согласно формулам, приведенным в §8 . 3 (а также фор мул приближенной оценки длительностей переходных про цессов, приведенным в § 2.4, п. 2),

(20.6)

471

tU = tU = Щ', -?фоs* (1 - X) Ѳэ In - i - f

(20.7)

s —1

(20.8)

В написанных формулах т н и т р — время жизни неосновных носителей в насыщенной и ненасыщенной базе; Ск — среднее значение барьерной емкости коллекторного пере хода и С н — суммарная емкость нагрузки.

В качестве разрешающего времени схемы НЕ, опреде ляющей ее быстродействие, можно принять среднее значе ние минимального интервала времени между двумя очеред ными коммутациями:

Тр&зр = 0.Ь(Твыкл + Твкл);

^ = Ѵ Г р а з р . (20.9)

§20.2. ДИОДНЫЕ СХЕМЫ ЛОГИЧЕСКОГО УМНОЖЕНИЯ (И)

А.ДИОДНЫЕ СХЕМЫ И ПОТЕНЦИАЛЬНОГО ТИПА

1.Диодные схемы И для положительной и отрицатель ной логик изображены на рис. 5. На m входов схемы по даются сигналы

еі = ^ГЕ'

+ А Е ' ( ' = 1 . 2

m).

(20.10)

Нагрузка схемы, как и в схеме НЕ (см. § 20.1, п. 2), явля ется динамической; ее эквивалентное сопротивление Rm выражается формулой (1). Для удобства анализа заменим делитель напряжения из сопротивлений R я RBg эквива лентным источником ЕГ с внутренним сопротивлением Rr (рис. 6), где

		£'=£^;			"--А-	(2<и,)
2. Принцип работы схемы И при положительной логике
(£" -> 0,	Е"	1)	рассмотрим		(рис. 6), полагая пока, что
#„ = 0,	а диоды		являются	идеальными ключами (R£			—0
и Яд =	со); пусть также Ег			>	Е".
Пусть ни один из входов не возбужден, т. е. на всех
входах действуют			потенциалы		Е'. Так как Ер >	Е" >	Е',
то все диоды отперты (7?д =				R£ =^ 0), и потенциал точки G

472

равен Е'	(ибо Ra	= 0). Следовательно, потенциал	на выхо
де схемы Ѵ п =		Е'.	и на его
Пусть	один из входов оказался возбужденным

входе действует потенциал Е". При этом в невозбужденных

Положительная логика	Отрицательная логина
a)	Û
Рис.	6.

ветвях диоды по прежнему отперты, ввиду чего по-прежнему выходной потенциал Ѵв = Е'. Результатом возбуждения одного входа является лишь то, что диод в возбужденной ветви оказывается запертым, так как приложенное к нему

473

напряжение UR=VH

— E" — Е'—£"'<0.

При этом суммар

ный ток отпертых диодов,

протекающий

через

сопротивле

ние Я г , остается прежним, хотя ток каждого

из отпертых

диодов

несколько

возрастает.

При любом другом числе k<.m

возбужденных

входов

(даже при k = m — 1) диоды во всех невозбужденных

вет

вях

отперты, вследствие чего выходной потенциал

Ѵ„ =

Е'\

во всех

же возбужденных

ветвях

диоды заперты.

Иная

ситуация

возникает,

если возбуждены в с е

входы:

на всех входах действует высокий

потенциал

Е" <

Ег,

ввиду чего все диоды отперты, и выходной потенциал Ѵв

Таким образом, только при одновременном действии на

всех входах высоких потенциалов Е"

1 выходной

потен

циал также имеет высокий уровень

Ѵа"

= £ " - > 1.

Если

хотя бы на одном из входов действует низкий

потенциал

Е'

то и выходной потенциал

имеет

низкий уровень

= £ ' - >• 0.

Следовательно, данная

схема

(каскад

сов

падений)

выполняет операцию логического умножения при

положительной

логике.

потенциал

Из приведенных рассуждений вытекает, что

на

выходе идеализированной

схемы

при

положительной

логике

равен наименьше

м у

из

входных

потенциа

лов.

Аналогично работает схема И при

о т р и ц а т е л ь н о й

логике (рекомендуется самостоятельно проанализировать работу представленной на рис. 6, б схемы). Из анализа этой схемы выте

кает, что выходной		потенциал идеализированной схемы И при отри
цательной логике		равен	наибольшему		из входных	потен
циалов.
4. Режимы работы схемы И при положительной						логике.
Необходимым	условием			работоспособности диодной схемы
И (рис. 6, а)	является			выполнение	неравенства
				ЕГ>Е'.		(20.12)
Действительно, при Ег			<	Е' все диоды заперты независимо

от ситуации на входах. Поэтому выходной потенциал неиз

менен: Ѵн = Ег,	т. е. схема не выполняет своих		функций. -
В зависимости от величины Ег		различают три		режима
работы схемы,	иллюстрируемые показанными		на	рис. 7
диаграммами:
режим А при Е'<.ЕГ		<.Е",\
режим В при ЕГ = Е",		\	(20.13)
режим С при ЕГ>Е"«,		1

474

Режим

А.

Если

число

возбужденных

входов

k<tn,

то потенциалы на невозбужденных входах

равны

£ ' <

Ег.

Поэтому диоды

в таких ветвях отперты и выходной потен

циал Ѵ"и

— Е'.

При /г = m на всех

входах

действуют по

тенциалы

Е" >

£ Г ; поэтому

все диоды заперты, ввиду

чего

выходной

потенциал

Ѵ"„ = Ег <

£". Следовательно, пере

пад выходного

потенциала

Д Ѵв = Ун — К„ = £ р

— £ '

< £ " — /5' =

Д £ .

(20.14)

Режим В. В этом режиме ситуация при k < m такая же,

как в режиме А: Vа

= Е'. При /г = m на всех входах дейст-

/4 I

«—:—

В\

ег=Е"

Ег>£"

к<т

к=т

' кст

к=т

— \

Е"-

U ,

к;

АѴИ

и;

>•

Рис. 7.

вуют потенциалы Е". Поскольку Ег = Е", токи через со противление Rr и диоды не протекают (напряжения на дио дах равны нулю), и выходной потенциал V"в = Е". Пере пад выходного потенциала

Д1/В = £ " _ £ ' = Д £ .	(20.15)
Режим С. В этом режиме ситуация	при k < m такая

же, как и в режимах А и В: V „ = £ ' . При k = m на всех

входах действуют потенциалы £ " <			£ Г ; поэтому все диоды
отперты и выходной		потенциал Ѵв"	= £", а перепад выход
ного потенциала
		ДК Н = £ " _ £ ' = Д £ .		(20.16)
Из сравнения	режимов А, В и С следуют выводы:
а) В режиме	А	перепад выходного		потенциала полу

чается наименьшим и применять его нецелесообразно.

б) При возбуждении всех входов диоды в режиме А за перты, в режиме С — отперты, а в режиме В — находятся на пороге отпирания (цд = 0). Следовательно, режим В наи более экономичен.

476

5. Аналогично

три режима работы возможны и в схеме И при

о т р и ц а т е л ь н о й логике. Но условия

получения

этих

режи

мов отличаются от рассмотренных

выше и имеют вид:

режим А: £ г > £ ' ;

режим В: Ег — Е'; режим С: £ г < £ ' .

(20.17)

При этом в любом режиме

должно

выполняться неравенство

£ г < £ " .

(20.18)

6. Обеспечение

требуемого

режима

работы при положи

тельной

логике

достигается

выбором

величин

(рис.

5, а),

которые

должны

удовлетворять

условию

(12)

одному из

трех

условий

(13);

напряжения

Е' , Е" и сопротив

ление

будем

полагать

за

данными. Рассмотрим

несколько

-м-

характерных

случаев.

е, 0-

1) Пусть

£ > £ " > £

е20~

-м-

Подставляя

1-е равенство (11) в

неравенство (12) и решая

его от

носительно R,

получим

ет0- -М-

где

у' = Е/Е' — 1.

Рис. 8.

(20.19)

Поступая аналогично в отношении условий

(13) существо

вания режимов А, В и С, представим их в виде:

= / ^

- .

ft<vffftH3;

(20.20)

здесь

у"

= £ / £ " — 1 ,

(20.21)

причем в данном случае у" <

у'.

2) Пусть Е' <

Е" <

0, а Е >

0 (рис. 8, а). Этот случай

интересен тем, что независимо от величины R напряжение

Ет

> 0 >

Е". Поэтому здесь возможен только режим С (при

= / п в с е диоды отперты). Для уменьшения тока диодов же

лательна предельно низкая величина Ег = 0. Из формулы (11) видно (рис. .5, а), что это получается при R = со, т. е. при отключенном источнике Е. Тогда схема принимает вид, показанный на рис. 8, б. Такая схема работает в режиме С, не являющемся самым благоприятным, но она широко при меняется из-за своей простоты. Если же Е" ^ 0 (это бы вает, если Е" = Uк в — напряжение , снимаемое с коллек-

476

тора транзистора типа р-п-р),

то

получающийся

схеме

«слабый» режим С мало отличается

от режима В.

Пусть

£ < £ " < £ " <

Согласно

формуле

(11)

в этом случае также и напряжение

Ег <С 0. С учетом

этого

из формул

(11) и (13) получаются

такие

условия обеспече

ния режимов А,

В и С:

R < У" Я,,

R = v"Rm;

R>fRn,

(20.22)

причем в данном случае выражаемая

формулой

(21)

величина

у"

обычно

больше

величины

у',

выражаемой

а)

формулой (19).

Если

рассматриваемом

случае

потенциал

Е" <

близок

к 0, то в

целях упрощения схемы работают при

е,0-

Е г = 0, т. е. при R =00 (источник

?20-

- м -

отключен).' Тогда схема имеет

вид,

•

показанный

на рис. 8, б,

причем она

работает

в «слабом»

режиме

С,

*т0

И -

Обеспечение

требуемого

режима ра

боты

при отрицательной

логике

достигает-

Рис. 9.

ся выбором

величин Е и R (см. рис. 5, б

и 6, б), которые должны

удовлетворять

неравенству (18)

усло

виям (17).

В случае £ > £ " > £ ' > 0

(рис. 9,а) эти условия таковы:

R<y'R™\

R =

y ' R m

;

R>y'Rv

(20.23)

Данный случай аналогичен 3-му случаю при

положительной ло

гике, причем, если потенциал £ '

близок

к 0 (но £ '

> 0),

то в це

лях упрощения схемы

целесообразно

работать

при £ г =

(R =

= со). Тогда

схема

приобретает

вид, показанный на рис. 9, б.

Случай

£ " > £ ' >

и £

0 подобен 2-му случаю

при по

ложительной

логике. Так как £ г

0 <

£ ' , то схема

работает в ре

жиме С. Здесь также желательно, чтобы

£ г

= 0

(R =

о о ) . Это

получается при отключенном

источнике £ , причем схема принимает

вид, показанный на рис. 9,

б.

Случай

£ < £ ' < £ " <

подобен 1-му случаю при поло

жительной

логике.

Условия

обеспечения режимов работы таковы:

,R>y'

£ н Э ;

R = y'

Яш,;

R<y'

•

(20.24)

8. Влияние сопротивлений диодов и источников сигна лов. • В реальных схемах (рис. 5) сопротивления RB =f= 0,

477


R£ ФО и Rï*fb		оо. Это обстоятельство		отражается		на ве
личине	Ѵв выходного сигнала,		которая	становится		завися
щей от	числа k	возбужденных	входов: Ѵ„ = Vnk			=	F(k).
На рис. 10 показан характер изменения					потенциала		Ѵн!і
в зависимости		от числа k = 0 , 1,		m	последовательно

возбужденных входов схемы И, работающей в режиме В

при п о л о ж и т е л ь	н о й логике.	Как видно, влияние
сопротивлений диодов	и источников	сигналов сказывается

-г R =R„i-Ra

Рис. 10. Рис. П.

на нижнем уровне V а , который расщепляется

на m

уров

ней: Ѵв0 < Ѵт <

... <

К н ш - і ,

причем

ѴМ>Е'.

При

о т р и ц а т е л ь н о й

логике

расщепляются

уровни

>VBl>...>VBm.lt

причем

Ѵа0<Е".

Для количественного анализа

величины потенциала К п к

при k

возбужденных

входах

схемы И (при

п о л о ж и т е л ь н о й

логике)

воспользуемся

приближенной

эквивалентной

схемой

(рис.

11). Она получается

из схемы рис. 6, а при представлении от

пертых

запертых

диодов

постоянными

сопротивлениями

/?д и

•#д (см. § 8.5, п.

после

объединения

идентичных

(по

предполо

жению)

возбужденных и .невозбужденных

ветвей.

Согласно

схеме

(рис.

11),

токи

Ec-VBk

Ѵяк-Е'

f__

E"-Vnh

/ ? + / ( « - * ) '

R'fil

Подставляя эти выражения

в равенство /+

/ -f-

/ _ и решая по

лученное

уравнение

относительно потенциала

Ѵа

найдем

Er + E'jm-k)Rr/R+

+ E>'

kRr/R~

478

	Выражение (25) в режимах А	и	В	справедливо		при любом
k <	m, а в режиме С — только при /г <			т. Это объясняется тем,
что	в режиме С при /г = m все диоды		отперты и, следовательно,
в этом случае надо в формуле (25) заменить Яд					на Яд	(Я~ на R+).
Таким образом,в режиме С при k =		m
	(Ѵп ) C - ( V „ J C -	1 +	т	а д +	-	(20.26)

9. Рабочий перепад выходного потенциала получается при переходе схемы от состояния /г <; m к состоянию /г - m:

'AVI I f t =	V n m - l / n ,	( 0 < Ä < m - l ) .			(20.27)
Величина перепада A Ѵн;і зависит от состояния,					предше
ствующего переходу схемы к состоянию			k—m (см. рис. 10).
Если до такого	перехода	ни один	и?	входов	не был
возбужден (k = 0), то перепад потенциала				АУН Ь оказывает

ся наибольшим. Но в реальных условиях до перехода к со стоянию /г = m некоторые входы могли быть возбужден ными. Поэтому из соображений надежности следует ориен

тироваться на н а и м е н ь ш у ю		величину перепада вы
ходного потенциала
WB	„апм = ^ т-Ѵ*	Т-1 = Д^пр.	(20.28)
который мы будем называть рабочим перепадом			А Ѵ н р .
Как показал	анализ [197], зависимость А Ѵ и р		от R имеет
максимум при R	= y"Rm, т. е. при работе в режиме В, что
составляет еще одно достоинство		этого режима.	Величина

А Ѵ п р сравнительно быстро падает при переходе от режима В к режиму А, но значительно медленнее уменьшается при переходе от режима В к режиму С. Поэтому, если в целях упрощения схемы работают в «слабом» режиме С (см. п. 6), то с небольшой погрешностью можно полагать, что величи

на	А Ѵ н р получается такой же, как и в режиме				В.
	Из формулы (25) можно найти рабочий перепад выход
ного потенциала в режиме В:
			ßn	ßi
А Ѵ	п Ѵ =	Vnm—Vnm-1	= 1 + Я + / Я г Я + ( т - 1 ) Я + / Я - »		( 2 0 - 2 9 )
где RrB		— величина сопротивления Rr		в режиме В. Прини
мая во внимание выражение (21), получим
	RrB = R II Rm		= (y'.Rm) II Япэ = Я„8 ( 1 -E"IE).		(20.30)

Из формул (29) и (30) следует, что рабочий перепад А Ѵ н р менее перепада Д £ = Е" — Е' входных потенциалов. Для

479

<<< < Предыдущая 36 37 38 39 40 41 42 43 44 45 46 4748 / 6048 49 50 51 52 53 54 55 56 57 58 59 60 > Следующая >>>

Соседние файлы в папке книги из ГПНТБ