Добавил:
Опубликованный материал нарушает ваши авторские права? Сообщите нам.
Вуз: Предмет: Файл:

книги из ГПНТБ / Штейн М.Е. Методы машинного проектирования цифровой аппаратуры

.pdf
Скачиваний:
17
Добавлен:
24.10.2023
Размер:
11.13 Mб
Скачать

полненность памяти устройства информацией, Другой —- занятость устройства «ли канала выполнением некоторой

операции. В любой

момент времени устройство или

канал

связи могут находиться в состоянии только

одного

типа.

В зависимости от

топологии связей, правил

назначения

событий для исполнения и вида соотношений для расче­ тов моментов перехода событий из одного состояния в другое различают четыре типа событий. С помощью первого осуществляется выбор одного из нескольких допустимых путей развития процесса работы схемы; с по­ мощью второго — разветвление процесса на ряд парал­ лельных; третий позволяет объединять параллельные, разнесенные во времени процессы; четвертый — объеди­ нять параллельные, связанные во времени процессы.

Описание каждого события содержит указание типа события, выражения для вычисления моментов измене­ ния состоянй событий и элементов структурной схемы, описание операций и потоков информации, имеющих место при исполнении события. Описание информацион­ ных потоков и процесса переработки информации осу­ ществляется в виде алгоритмов в соответствии с функ­ циональным содержанием операций, входящих в состав событий. Кодовые значения слов, передаваемых по кана­ лам, формируются на основании заданных законов рас­ пределения либо выбираются из памяти устройств. По­ ток слов задается в соответствии с его статистическими параметрами, полученными на предыдущих этапах ис­ следования.

Процесс исполнения событий развивается по шагам. На очередном шаге назначаются для исполнения и вы­ числяются моменты возможного начала исполнения со­ бытий. Из событий с минимальным временем начала и реализуемых одними и теми же элементами схемы выби­ раются имеющие наибольшую приоритетность; таким об­ разом формируется описок активизируемых событий. Исполнением этих событий и исключением их из списка активизации завершается очередной шаг процесса.

Событийная модель относительно легко позволяет представлять различные классы структурных схем, ха­ рактеризующихся различными техническими параметра­ ми входящих в них устройств и правилами их взаимодей­ ствия. Такими параметрами могут быть, например, бы­ стродействие по операциям, объем памяти, правила ис­ полнения операций, правила синхронизации событий,

60

приоритетность и т. п. С помощью такой модели может быть решен ряд задач по оптимизации параметров струк­ турной схемы.

 

С П И С О К Л И Т Е Р А Т У Р Ы

 

 

1. Б у с л е н к о

Ы. П. К теории

сложных систем. — «Известия

АН

СССР. Техническая кибернетика», 1963, № 5.

 

 

2. Г л у ш к о в

В. М. Перспективы

автоматизации проектирова­

ния

вычислительных машин. — «Вестник

АН СССР»,

1967, № 4.

 

3. Б у с л е н к о

Н. П. Моделирование

сложных систем. М., «Нау­

ка»,

1968.

 

 

 

 

 

4. Г л у ш к о в

В. М. и др. Об автоматизации

проектирования

вычислительных машин. — «Кибернетика»,

1967, № 5.

 

 

5. Г л у ш х о в

В. М. и др. СЛЭНГ — система

программирова­

ния для моделирования дискретных систем. Киев, Изд. ИК АН УССР,

1969.

 

 

 

 

 

 

6. K n u t h

D. Е., N e l e y I . L. A

Formal Definition of SOL.—

«1ЕЕЕ Trans.», 1964, v. EC-13.

 

 

 

 

7. G o r d o n

G. A General Purpose Systems

Simulator. — «IBM

Syst. J.», Sept.,

1962,

1, p. 18—32.

 

 

 

 

8. М а р к о в и ч

Г. и др. СИМСК.РИПТ — алгоритмический язык

моделирования. Пер. с англ. М., «Сов. радио», 1966.

 

9. Д а л У. И.,

М ю р х а у г Б.,

Н ю г о р д

К. СИМУЛА-67.

Универсальный

язык

программирования.

Пер. с

англ.

М., «Мир»,

1969.

 

 

 

 

 

 

10. Ф и л и п п о в и ч В. В. О задачах

структурного

исследования

цифровых вычислительных систем. Доклады НТК по НИ Р за 1966—

1967 гг., АИВТ. М , Изд. МЭИ, 1967.

 

11. Ф и л и п п о в и ч В. В. Расчет

частотных свойств процесса

исполнения программ на ЦВМ методом

моделирования. Сб. реф. по

РЭ 16, реф. 15769, М., 1970.

 

3. ФУНКЦИОНАЛЬНО-ЛОГИЧЕСКОЕ ПРОЕКТИРОВАНИЕ ЦИФРОВЫХ УСТРОЙСТВ

3.1. Задачи и методы функционально-логического моделирования

Основной проблемой проектирования функциональ­ ных и логических схем устройств является разработка прежде всего «правильных», а уже затем оптимальных схем. «Правильной» можно считать схему, алгоритм функционирования которой соответствует действитель­ ным объективным условиям работы схемы, а не жела­ нию разработчика. Поскольку почти все устройства про­ ектируемой ЦВМ разрабатываются практически одно­ временно разными разработчиками, условия работы

61

каждого не могут быть точно и полностью определены в начале проектирования. Поэтому и на этом этапе про­ граммное моделирование стало основным инструментом проектирования.

Модель схемы — это программа, составленная для универсальной ЦВМ, которая имитирует последователь­ ность взаимодействия устройств во времени и простран­ стве, характер продвижения информации в них.

Цель моделирования— оценить возможности, пара­ метры, степень сложности схем, правильность функцио­ нирования цифровых устройств до их фактического по­ строения. Детальность представления устройств при мо­ делировании определяется этапом проектирования, воз­ растает при переходе от верхних этапов проектирования к нижним и зависит от следующих двух противоречивых требований к модели, которая должна:

— отражать только существенные для рассматривае­ мого этапа стороны функционирования устройства;

— быть адекватной моделируемому устройству.

В функционально-логическом проектировании ЦВМ обычно различают следующие уровни детализации мо­ делей:

моделирование функциональных схем;

моделирование логических схем.

Функциональной схемой обычно называют схему устройства на уровне функциональных узлов (регистров, управляющих триггеров и т. п.), содержащую существен­ ные функциональные связи между ними. Логической на­ зывают схему устройства на уровне базовых логических элементов (И, ИЛИ, НЕ, триггер, усилитель и т. п.), содержащую все логические связи между ними.

С помощью функционально-логического моделирова­ ния могут быть устранены все формальные и многие семантические ошибки в схемах, разработаны и отлаже­ ны контрольные и диагностические тесты, выпущен ряд документов (описания схем, временные диаграммы, та­ блицы проверок и т. п.).

Чаще всего названные выше схемы представляются в виде классических цифровых автоматов [1], поэтому большинство известных методов моделирования [2, 5, 6, 8, 13] ориентировано на следующие ограничения схем:

— разделение последних на комбинационную и запо­ минающую части;

62

— изменение сигналов и состояний элементов только в целочисленные моменты времени, разделяющие такты временной диаграммы;

отсутствие петель в комбинационной (петли пер­ вого) и в запоминающей (с одним и менее триггеров — петли второго рода) частях.

Эти ограничения позволяют автоматизировать ряд задач моделирования (ранжирование схем, обнаружение петель).

Ниже будут рассмотрены задачи и методы моделиро­ вания, их наиболее характерные стороны. Следует отме­ тить, что размеры книги не позволяют сделать скольконибудь полный обзор всех известных методов; поэтому автор останавливается на наиболее существенных, с его точки зрения, проблемах и особенностях функциональнологического моделирования.

Основными задачами моделирования обычно считают:

анализ корректности построения схем, выявление запрещенных ситуаций и устранение формальных оши­ бок;

анализ функционирования схем для выявления се­ мантических (в логике, временных диаграммах и т. д.) ошибок;

~- оценка полноты диагностических тестов на задан­ ных разработчиком неисправностях схем;

выпуск документации «а схемы и тесты.

Всистемах моделирования обычно различают сле­ дующие составляющие:

— язык описания схем и иной необходимой инфор­ мации;

— транслятор с этого языка на внутренний язык машины;

— систему моделирующих работу устройства про­ грамм на внутреннем языке используемой цифровой вы­ числительной машины;

— систему программ исследования схем.

Внекоторых ранних методах описание схемы вы­ полнялось на внутреннем языке ЦВМ и одновременно являлось программной моделью схемы. В более поздних

исовершенных методах были разработаны специальные формальные языки, ориентированные на различные типы схем и уровни детализации их описания, а также транс­ ляторы с них на универсальные ЦВМ и системы иссле­ довательских программ,

63

Языки моделирования многие свои черты заимствуют из универсальных и специализированных языков про­ граммирования. Наиболее существенными особенностя­ ми, отличающими их от последних, являются более или менее развитые способы учета времени и возможность представления функционирующего устойства состоящим из статической и динамической частей. В простых язы­ ках время учитывается в неявном виде потактным описа­ нием моделируемых процессов, в более сложных время вводится в явном виде в самом описании [8]. В описа­ ниях моделей статическая часть представляет схему устройства; динамическая часть представляет времен­ ные диаграммы и входные сигналы для какого-либо про­ цесса.

Различают два способа описания функциональных и логических схем [2]. При способе прямого (топологиче­ ского) кодирования описание схемы представляет собой как бы кодированный чертеж. При этом используют ко­ дирование списком цепей или кодирование списком эле­ ментов.

При способе функционального описания моделируе­ мая схема описывается логическими уравнениями (буле­ выми функциями) или с помощью формальных предло­ жений.

Трансляторы, используемые в системах моделирова­ ния, бывают двух типов: компилирующего и интерпрети­

рующего. Подпрограммы

интерпретирующей программы

используются основной

программой

непосредственно

в ходе решения на ЦВМ,

а подпрограммы компилирую­

щей программы — только

один раз в то время, когда

основная программа вводится в машину

[3], т. е. компи­

лирующий транслятор предварительно составляет про­ грамму решения системы уравнений, предложений, спи­ сков. Метод компилирования обычно сложнее интерпре­ тирующего, требует значительно большего объема памя­ ти для программы, но скорость моделирования обычно на порядок выше.

Быстродействие моделирующих программ оказывает решающее влияние на практические возможности их ис­ пользования. Для увеличения быстродействия использу­ ют два основных метода: ранжирование схем и событийное моделирование. Ранжирование заключается в упорядочивании всех уравнений описания (или соответ­ ствующих им элементов схемы) перед моделированием.

64

Элементы меньшего ранга устанавливаются в новое со­ стояние раньше, чем элементы большего ранга.

Моделирование ранжированной схемы, представлен­ ной списком элементов, заключается в последовательном определении сигналов на входе всех элементов каждого ранга, начиная с элементов наименьшего ранга. Модели­ рование ранжированной схемы, описанной логическими уравнениями, заключается в упорядоченном решении уравнений, начиная с уравнений, соответствующих эле­ ментам наименьшего ранга. Порядок моделирования элементов схемы, имеющих одинаковые ранги, не играет роли.

При отсутствии автоматического ранжирования либо применяется ручное ранжирование схем разработчиком, либо используется метод последовательных итераций, заключающийся в последовательном решении уравнений. Исходными данными для первой итерации являются входные сигналы и начальное состояние схемы; вычис­ ленное состояние используется на второй итерации вме­

сто начального и т. д. Такой метод требует

существенно

большего

машинного времени.

 

. В ряде

систем моделирования используется автома­

тическое ранжирование

схем. Пример ранжирующего

алгоритма

приведен в [6, 7].

 

/ этап. Система уравнений разбивается на две под­

системы:

подсистему

L%, соответствующую

описанию

комбинационной части моделируемой схемы, и подсисте­ му L% соответствующую описанию запоминающей части схемы.

// этап. Каждая подсистема разбивается на ранги. Задача состоит в том, чтобы переключательную функцию записать в списке функций только тогда, когда будут перечислены в этом списке все те функции, левые части которых входят в качестве переменных в данную функ­ цию.

Ранжирование можно использовать не для всех клас­ сов схем. Легко ранжируются классические (автомат­ ные) схемы. Схемы с петлями второго рода (если тако­ вые допускаются техническими условиями используемой системы элементов) также ранжируются с помощью описанного алгоритма. Петли первого рода принципиаль­ но не ранжируются. В таких случаях либо используются специальные приемы моделирования, либо изменяются сами схемы.

5—230

65

При исследовании моделируемых функциональных и логических схем применяются два метода анализа ре­ зультатов моделирования. В первом с помощью модели­ рования определяются состояния всех интересующих разработчика элементов, а затем полученные объектив­ ные данные анализируются. Второй метод предполагает, что заранее определены условия, которые будут прове­ ряться автоматически программой моделирования. К та­ ким условиям относятся различные ограничения, запре­ щенные ситуации и т. д. Второй метод может быть реа­ лизован двумя путями:

1. Разработчик сам вводит дополнительные контроль­ ные фиктивные элементы, которые описаны таким обра­ зом, что включают в себя анализ определенных условий. Получая в результате моделирования значения «кон­ трольных» элементов, разработчик может сделать опре­ деленные выводы.

2. В программу моделирования включены конкретные условия, которые должны быть автоматически зафикси­ рованы ею. К таким условиям можно, например, отнести:

определение петель первого и второго рода, если они запрещены при разработке;

запрет одновременного появления сигналов на единичном и нулевом входе триггеров;

превышение нагрузочной

способности

элемента;

запрет прихода более двух

импульсов на

конъюнк-

тор (схема И) в потенциальной

системе элементов;

запрет изменения потенциала на одном входе схе­ мы И при одновременном воздействии импульсного сиг­ нала на другой вход;

запрет одноврменного и противоположного по зна­ ку изменений потенциалов на входах одной схемы И, ИЛИ; и т. д.

Р

3.2. Некоторые системы функционально-логического моделирования

Ниже рассмотрены основные характеристики и воз­ можности некоторых моделирующих систем, алгоритмы, осуществляющие эти возможности, и примеры описаний схем. Для краткости основные характеристики систем сведены в табл. 3.2.1 и подробно не рассматриваются. Более подробно даны способы описания и методы ис­ следования схем.

66

Рассматриваются моделирующие системы: МОДЙС, ЯЛМ, МОЛК, МДС, являющиеся типичными системами функционально-логического моделирования. Кроме того, но этим системам автор располагает достаточной инфор­ мацией об их практическом использовании при модели­ ровании реальных схем.

МОДИС — моделирование дискретных систем [810]

МОДИС предназначен для моделирования функцио­ нальных схем. Позволяет моделировать цифровые уст­ ройства с программным управлением и цифровые уст­ ройства, работа которых определяется только схемой и внешними сигналами (так называемые цифровые устрой­ ства функционального типа).

Для моделирования используется язык условных предложений, родственный языку АЛГОЛ-60 и исполь­ зующий его символику. Пример описания схемы на МОДИСе приведен на рис. 3.2.1: состояние запоминаю­ щего узла (выхода, внутренней точки) и условия, опре­ деляющие изменение состояния, связаны оператором присваивания. Первое условие указывает на неопреде­

ленность

состояния

триггера

при

одновременном

(в одном

временном

такте) воздействии

управляющих

сигналов на единичный и нулевой входы триггера. При возникновении неопределенности процесс моделирования прекращается— останов ЦВМ с выдачей соответствую­ щего признака. Второе условие означает сохранение со­ стояния триггера при отсутствии управляющих сигналов. Остальные условия определяют новое состояние, в кото­ рое переходит триггер под действием управляющих сиг­ налов в одном такте моделирования.

Временная диаграмма внешних сигналов для цифро­ вых устройств функционального типа задается перечнем этих сигналов для каждого временного такта работы цифрового устройства. Таким образом, получается мас­ сив сигналов. Временная диаграмма для цифровых устройств с микропрограммным управлением задается массивом адресов микрокоманд.

Для цифровых устройств с программным управлени­ ем внешними информационными сигналами являются числа и программа работы цифрового устройства. Ин­ формационные сигналы записываются в массив, отведен­

ный в оперативном запоминающем устройстве

модели-

5*

67

Система

Уровень

Способ

Способ

 

 

 

 

 

 

 

 

 

 

имитации

Система

Параметры

схемы,

моделиро­

моделиро­

описания

работы

элементов

 

ограничения

 

вания

вания

схем

схемы во

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

времени

 

 

 

 

 

 

 

 

 

 

МОДИС

Функцио­

Функцио­

Потактный

Потенци­

Количество

 

различных

(моделиро­

нальные

нальное

 

альная,

идентификаторов зависимых

вание дис­

схемы

описание

 

импульснопеременных s£432

 

 

кретных

 

 

 

потенци-

Разрядность

 

моделиру­

систем)

 

 

 

альная

емого устройства s£36

 

 

 

 

 

Длина

 

одного

предло­

 

 

 

 

 

жения ss;400 позиции (иден­

 

 

 

 

 

тификаторов и

ограничите­

 

 

 

 

 

лей)

 

 

 

 

 

 

 

 

 

 

 

 

 

Объем

массива

предло­

 

 

 

 

 

жений ^60000 позиций

 

 

 

 

 

Максимальное

 

количс -

 

 

 

 

 

ство тактов

 

 

 

 

 

 

 

 

 

 

N=

 

2048

 

,

 

 

 

 

 

 

 

 

1 + « < J V 4 ) '

 

 

 

 

 

где е — целая часть, Л^ср—

 

 

 

 

 

среднее

количество

 

сигна­

 

 

 

 

 

лов, действующих

в каж­

ялм

 

 

 

 

дом такте

 

 

 

 

 

 

Логичес­

Функцио­

Потактный

Потенци­

Число

уравнений

 

в си­

(язык ло­

кие схемы

нальное

 

альная,

стеме

е^1472 — пх,

где

гического

 

описание

 

импульсно-

пх — число

входных

сиг­

моделирова­

 

 

 

потенци-

налов

 

 

 

 

 

 

 

 

ния)

 

 

 

альная

 

 

 

 

 

 

 

 

 

 

 

 

 

Размер массива входных

 

 

 

 

 

сигналов

 

 

(произведение

 

 

 

 

 

числа строк на число столб­

 

 

 

 

 

цов) 5^50000

 

 

 

масси­

 

 

 

 

 

Размер входного

 

 

 

 

 

ва ^340 полных

перфо­

 

 

 

 

 

карт

 

 

 

 

^115

так­

 

 

 

 

 

Длина теста

 

 

 

 

 

тов

 

 

 

 

 

 

 

 

 

 

 

 

 

Число наименований опе­

 

 

 

 

 

ратора

 

 

 

 

 

 

 

 

 

 

 

 

 

Вывод г£178

 

 

молк

Логические

Прямое

Потактный

Потенци­

Схема может

 

содержать

(язык мо­

схемы

(топологи­

 

альная

до 1000 элементов

 

диаг­

делирова­

 

ческое) ко­

 

 

Длина

временной

ния логики

 

дирование

 

 

раммы

входных

сигналов

и констру­

 

 

 

 

произвольная, но ее описа­

ирования)

 

 

 

 

ние должно быть

выпол­

 

 

 

 

 

нено в

 

отдельности

для

каждого из 128 тактов

68

 

 

 

 

Т а б л и ц а 3.2.1

 

Возможность кон­

 

Накопле­

Выдаваемая

Моделирующая емкостьЦВМ,опе­ памятиративной

Контроль

Скорость

ние и вы­

 

описания схемы

троля ограничений

моделирования

дача со­

информация о

 

 

схем

 

стояний

работе схемы

 

1. Печать тек­ ста описания моделируемой схемы для ви­ зуальной про­

верки 2. При тран­

сляции обна­ руживаются все допущен­ ные при опи­ сании синтак­ сические ошиб­

ки

1. Печать тек­ ста описания моделируемой схемы для ви­ зуальной про­ верки

2. При тран­ сляции обнару­ живаются все допущенные при описании синтаксические ошибки

То же

1. Запрет одновре­ менного появления

сигналов, вызы­ вающих противо­ положные дейст­ вия (например, за­ жигание и гаше­ ние запоминающего элемента)

2. Запрет измене­ ния потенциала на одном входе логи­ ческого узла сов­ падения при одно­ временном воздей­ ствии импульсного сигнала на другой

вход этого узла

1. Обнаружение топологических

петель первого рода

2. Обнаружение топологических

петель второго ро­ да, если они за­ прещены при про­ ектировании

См п. п. 1, 2

модис

Не допускается одновременное на­ личие импульсных сигналов более чем на одном вхо­ де элемента И (НЕ-И)

Не допускается одновременное и

противоположное по знаку измене­ ние потенциалов на двух и более

входах элементов

и, или

(НЕ—И, НЕ-ИЛИ)

Для устрой­ ства, которое описывается приблизитель­ но 2)0 предло­

жениями (в среднем 100 идентификато­ ров в каждом), время модели­ рования одного такта, включая печать, состав­

ляет около 5 с

На 1000 пред­ ложений с чис­ лом тактов 115 затрачи­ вается пример­ но 20 минут

Для схемы из 200 элементов время модели­ рования одного такта, вклю­ чая печать ре­

зультатов,

составляет 5—20 с

После мо­

Печатаются

делирова­

состояния всех

ния каж­

зависимых пе­

дого такта

ременных, ко­

происходит

торые нахо­

печать

дятся не в ну­

 

левом состо­

 

янии

Накопление

Таблица функ­

на буфер­

ционирования

ном ЗУ ре­

(временные

зультатов

диаграммы)

работы

Печатаются

всех тактов

значения тех

и печать

триггеров и

после окон­

комбинацион­

чания ра­

ных элементов,

боты всей

которые ука­

моделиру­

зывает разра­

ющей про­

ботчик. Печа­

граммы

таются списки

 

петель первого

 

рода и петель

 

второго' рода,

 

если таковые

 

' запрещаются

После мо­

Выводятся на

делирова­

печать следу­

ния каж­

ющие резуль­

дого такта

таты:

происходит

— сведения о

печать

запрещенных

 

сочетаниях сиг­

 

налов на вхо­

 

дах элементов

 

— сведения о

 

непроверенных

 

режимах эле­

 

ментов (про­

 

верка полноты

 

теста)

 

— сведения о

 

несовпадении

 

временных ди­

 

аграмм выхо-

М-220, МОЗУ в 8192 числа

М-220, МОЗУ в 8192 числа

М-220, МОЗУ в 8192 числа

1

69

Система

Уровень

Способ

Споо б

 

 

имитации

Система

Параметры схемы,

моделиро­

моделиро­

описания

работы

элементов

ограничения

вании

вания

схем

схемы во

 

 

 

 

 

времени

 

 

МДС

Логические

Топологи­

Потактный Импульсно-

Число элементов, вклю­

(моделиро­

схемы

ческое ко­

потенциаль-

чая входные сигналы,^500

вание дис­

 

дирование

ная, потен­

Входные

сигналы счи­

кретных

 

 

циальная

таются элементами, и для

схем)

 

 

 

того чтобы задать времен­

 

 

 

 

ную диаграмму

входных

 

 

 

 

сигналов,

нужно

задать

 

 

 

 

подпрограммы элементов —

 

 

 

 

входных сигналов

 

 

 

 

 

Число типов элементов

 

 

 

 

г£64

число

входов и

 

 

 

 

Общее

 

 

 

 

выходов элемента

^24

 

 

 

Продолжение

табл.

3.2.1

 

Возможность кон­

 

Накопле­

Выдаваемая

ющаялируМоде емкостьЦВМ,опе­ памятиративной

Контроль

Скорость

ние и вы­

 

троля ограничений

информация о

 

описания схемы

моделирования

дача со­

 

 

схем

 

стояний

работе схемы

 

 

 

 

 

дов устройства

 

 

 

 

 

с заданными

 

 

 

 

 

разработчиком

 

 

 

 

 

(проверка пра­

 

 

 

 

 

вильности

 

 

 

 

 

 

теста)

 

То же

Условия можно

Для устрой­

После мо­

Редактирован­

М-220,

 

задавать в под­

ства, состоя­

делирова­

ная печать

МОЗУ

 

программах, опи­

щего из 500

ния каж­

временной ди­

в 4096

 

сывающих работу

элементов,

дого такта

аграммы. Раз­

чисел

 

элементов

время модели­

происходит

работчик за­

 

 

 

рования одного

печать

дает для печа­

 

 

 

такта, включая

 

ти номер эле­

 

 

 

время на пе­

 

мента и номер

 

 

 

чать, 13 с

 

выходного кон­

 

 

 

 

 

такта элемента

 

рующей ЦВМ, чтобы имитировать ЗУ моделируемого устройства. Информация из моделируемого ЗУ выбира­ ется с помощью функции АДРЕС, которая входит в опи­ сание необходимых переменных, сопоставленных элемен­ там схемы.

В каждом временном такте t значение переменной вычисляется в зависимости от значений независимых пе­

ременных в такте t

и значений зависимых переменных

в такте

(t1).

 

В МОДИСе переменные делятся только на зависи­

мые и

независимые.

Независимыми считаются только

входные сигналы, все остальные —зависимыми. Это свя­ зано с тем, что МОДИС предназначен для моделирова­ ния функциональных схем и условными предложениями обычно описываются только запоминающие элементы, которые считаются зависимыми. Внутренние точки и вы­ ходы комбинационных элементов описываются редко и рассматриваются только с точки зрения преобразования входных сигналов, проходящих через них на входы за­ поминающих элементов.

При исследовании поведения цифровых устройств можно вводить «контрольные переменные». Кроме того, синтаксисом языка (первое условие в предложении) пре­ дусмотрено автоматическое обнаружение одновременно­ го прихода сигналов, вызывающих противоположное дей­ ствие. В программу моделирования включена автомати­ ческая проверка условия запрещения изменения потен­ циала на одном входе логического узла совпадения при одновременном воздействии импульсного сигнала на дру­ гой вход этого узла. Необходимость такого запрещения обусловлена неоднозначностью выходного сигнала узла при временных сдвигах фронтов потенциала и импульса друг относительно друга. Такая ситуация при модели­ ровании обнаруживается двойным просчетом значений зависимых переменных для одних и тех же значений независимых переменных.

ЯЛМ— язык логического моделирования [6, 7]

ЯЛМ предназначен для моделирования логических схем; система построена по способу функционального

70

11

Соседние файлы в папке книги из ГПНТБ