
- •Восьми разрядные
- ••Корпорация STMicroelectronics (STM) один из всемирно признанных лидеров микроэлектроники, создана в 1987 году
- •университеты
- •Библиографический список1/2
- •УМК «Микропроцессорные системы»2/2
- •РУКОВОДСТВО ПОЛЬЗОВАТЕЛЯ
- •обзор обучающей программы
- •платы
- •и учебной платой.
- •Система обозначений ST7
- •Структурная схема ST7 1/4
- •Структурная схема ST7
- •CLKIN
- •Структурная схема ST7 3/4
- •Структурная схема ST7 4/4
- •Назначения выводов МК ST7
- •Описание вводов/выводов
- •Карта памяти и регистров
- •Адрес Блок Имя
- •Адрес
- •Окончание таблицы 2
- •FLASH ПАМЯТЬ ПРОГРАММ
- •ПРОГРАММИРОВАНИЯ
- •In-Circuit Programming (ICP
- •Интерфейс ICC
- •Защита FLASH памяти
- •ПАМЯТЬ ДАННЫХ EEPROM
- •(ядро MCU)
- •РЕГИСТРЫ CPU
- •РЕГИСТРЫ CPU 2/3
- •Иллюстрация работы стека
- •РЕГИСТРЫ CPU
- •РЕГИСТР КОДА УСЛОВИЯ 1/3
- •РЕГИСТР КОДА УСЛОВИЯ 2/3
- •РЕГИСТР КОДА УСЛОВИЯ3/3
- •СИСТЕМА КОМАНД ST7
- •СПОСОБЫ АДРЕСАЦИИ
- •Неявная (Inhern)
- •Способ адресации
- •СПОСОБЫ АДРЕСАЦИИ
- •Short Indirect
- •Short
- •Inherent (Неявная адресация)
- •Instruction
- •Instruction
- •(Immediate)
- •Immediate Instruction
- •Прямая адресация
- •Прямая длинная
- •Индексная
- •Индексная короткая
- •Индексная длинная
- •длинная)
- •Косвенная короткая
- •Косвенная длинная
- •Косвенная индексная (короткая,
- •длинная
- •Длинные и короткие
- •Относительный способ (прямой,
- •Пример:
- •(Available Relative Direct/Indirect
- •СИСТЕМА КОМАНД
- •Load and Transfer
- •Использование пред байта
- •Использование пред байта
- •СПИСОК КОМАНД МК ST7
- •Mnem Description
- •CALL
- •УПРАВЛЕНИЕ
- •Управление синхронизацией1/4
- •Управление синхронизацией3/4
- •контроля/статуса частоты
- •RC Control Register (RCCR)
- •Управление
- •Рис. 2.4. Блок-схеме RESET
- •Источники RESET
- •Рис. 2.5. Фазы Сброса
- •Фаза задержки Сброса
- •Блок управления целостностью
- •Регистр управления
- •Регистр управления целостностью
- •устройства
- •Байт выбора 0 (продолжение)
- •Значения «по умолчанию» байтов выбора
- •OPTION BYTE 1
- •ПРЕРЫВАНИЯ
- •Рис. 3.1. Схема процесса прерывания
- •Source
- •Периферийные прерывания
- •Внешние прерывания
- •Т а б л и ц а 3.2 Биты чувствительности прерываний
- •Выбор линий портов РА и РВ для внешних прерываний осуществляется битами регистра EISR
- •Периферийные устройства
- •Параллельные порты ввода-вывода
- •Конфигурирование портов
- •Конфигурирование портов
- •INPUT
- •Функция внешнего прерывания
- •Функция внешнего прерывания
- •Ложные прерывания
- •Предостережение
- •Предостережение
- •ЭНЕРГОСБЕРЕГАЮЩИЕ РЕЖИМЫ
- •ЭНЕРГОСБЕРЕГАЮЩИЕ РЕЖИМЫ
- •Рис. 5.1. Переходы в энергосберегающие режимы
- •Медленный режим (SLOW)
- •Режим WAIT
- •Рис. 5.3. Блок- схема режима WAIT
- •Режим HALT
- •Рис. 5.4. Диаграмма режима ОСТАНОВА
- •Рис. 5.5. Блок-схема режима ОСТАНОВА
- •Режим HALT (примечания)
- •Режим ACTIVE-HALT
- •Таблица 5.1
- •Рис. 5.7. Блок- схема режима ACTIVE-HALT
- •Режим AUTO WAKE UP FROM HALT
- •Режим AUTO WAKE UP FROM HALT
- •Рис. 5.8. Блок-схема режима AWUFH
- •Рис. 5.9. Временные диаграммы режима AWUF Halt
- •Рис. 5.10. Блок- схема режима AWUFH
- •Описание регистра AWUCSR
- •Описание регистра AWUPR
- •CТОРОЖЕВОЙ СЧЕТЧИК (WATCHDOG)
- •CТОРОЖЕВОЙ СЧЕТЧИК (WATCHDOG)
- •CТОРОЖЕВОЙ СЧЕТЧИК (WATCHDOG)
- •Рис. 6.1. Регистр управления WDGCR сторожевого счетчика (WATCHDOG)
- •CТОРОЖЕВОЙ СЧЕТЧИК (WATCHDOG)
- •Аппаратный выбор Watchdog

РЕГИСТР КОДА УСЛОВИЯ 2/3
•Bit 2 = N (Negative) устанавливается и очищается аппаратными средствами и определяет знак результата выполнения последней арифметической, логической операции или манипуляции данных. Бит N является копией 7-ого бита результата.
•N = 0: результат операции положителен или нуль.
•N = 1: Результат последней операции отрицателен.
•К этому биту получают доступ команды JRMI и JRPL.
•Bit 1 = Z (Zero) устанавливается и очищается аппаратными средствами, указывает, равен или не равен нулю результат последней арифметической, логической операции или манипуляции данными. Z = 0: результат операции не равен нулю. Z = 1: результат операции - ноль.
•Этот бит проверяют команды передачи управления
JRNE и JREQ.

РЕГИСТР КОДА УСЛОВИЯ3/3
•Bit 0 = С (Carry/borrow), устанавливается и очищается аппаратными средствами и ПО, указывает перенос из старшего разряда или заем в старший разряд, в последней арифметической операции.
•С = 0: Нет переноса или нет заёма.
•С = 1: Выход за пределы старшего разряда (перенос) или заем в старший разряд.
•Этот бит устанавливается командой SCF, очищается командой RCF и проверяется командами передачи управления JRC и JRNC.
•Он также эффективно используется в операциях над битами, операциях сдвига и вращения.

СИСТЕМА КОМАНД ST7
Символы, используемые при описании команд
•{…} означает: содержимое регистра или ячейки памяти.
•$ означает: шестнадцатеричное число.
•# означает: непосредственный операнд

СПОСОБЫ АДРЕСАЦИИ
•Ядро ST7 обеспечивает 17 различных способов адресации, которые могут быть разделены на семь
основных групп (см. табл):

Неявная (Inhern) |
nop |
Непосредственная |
Ld A,#$45 |
(Immediate) |
Пример команды |
Способ адресации |
|
Прямая (Direct) |
Ld A,$36 |
Индексная (Indexed) |
Ld A,($58,X) |
Непрямая, косвенная |
Ld A,([$72],X) |
(Indirect) |
|

Способ адресации |
Пример команды |
Относительная (Relative)
Битовых
операций
Jrne loop
Bset byte,#7

СПОСОБЫ АДРЕСАЦИИ
команд ST7 разработаны c учетом минимизации их формата. Основные способы адресации разделяются на длинные и короткие:
• Длинный способ использует 64-кб. адресное пространство, но требует большего числа байт и числа циклов CPU.
• Короткий способ адресации более компактный, более быстрый, но получает доступ только к странице 0 памяти (0000h
– 00FFh).
• Только короткий способ адресации используется в командах CLR, CPL, NEG. BSET, BRES, BTJT, BTJF, INC, DEC, RLC, SLL, SRL, SRA, SWAP.

|
|
|
Syntax |
Destination/ |
Pointer |
Pointer |
Length |
Mode (Способ |
|
Sourse |
Address |
Size |
(Bytes) |
||
адресации) |
|
|
|
(Hex.) |
(Hex.) |
|
|
Inherent |
|
|
nop |
|
|
|
+ 0 |
Immediate |
|
|
Ld A,#$77 |
|
|
|
+ 1 |
Short |
Direct |
|
Ld A,$12 |
00…FF |
|
|
+ 1 |
Long |
Direct |
|
Ld A,$1204 |
0000…FFFF |
|
|
+ 2 |
No Offset |
Direct |
Indexed |
Ld A,(X) |
00...FF |
|
|
+ 0(c X reg.) |
|
|
|
|
|
|
|
+ 1(c Y reg.) |
Short |
Direct |
Indexed |
Ld A,($12,X) |
00…1FE |
|
|
+ 1 |
Long |
Direct |
Indexed |
Ld A,($1000,X) |
0000…FFFF |
|
|
+ 2 |
Short |
Indirect |
|
Ld A,[$10] |
00…FF |
00…FF |
byte |
+ 1 |
Long |
Indirect |
|
Ld A,[$10.w] |
0000…FFFF |
00…FF |
word |
+ 2 |
Short |
Indirect |
Indexed |
Ld A,([$10],X) |
00…1FE |
00…FF |
byte |
+ 2 |

|
|
Syntax |
Destination Pointer |
Pointer |
Length |
|
Mode (Способ |
/ |
Address Size |
(Bytes) |
|||
адресации) |
|
Sourse |
(Hex.) |
(Hex.) |
|
|
Inherent |
|
nop |
|
|
|
+ 0 |
Immedia |
|
Ld A,#$77 |
|
|
|
+ 1 |
te |
|
|
|
|
|
|
Short |
Direct |
Ld A,$12 |
00…FF |
|
|
+ 1 |
Long |
Direct |
Ld A,$1204 |
0000..FFFF |
|
|
+ 2 |
No |
Direct Indexed Ld A,(X) |
00...FF |
|
|
+ 0(c X |
|
Offset |
|
|
|
|
|
reg.) |
|
|
|
|
|
|
+ 1(c Y |
|
|
|
|
|
|
reg.) |
Short |
Direct Indexed Ld A,($12,X) |
00…1FE |
|
|
+ 1 |
|
Long |
Direct Indexed Ld A, |
0000… |
|
|
+ 2 |
|
|
|
($1000,X) |
FFFF |
|
|
|

Short Indirect |
Ld A,[$10] 00…FF 00..FF byte + 1 |
Long Indirect |
LdA, |
0000… 00…FF word + 2 |
|
[$10.w] |
FFFF |