
- •Восьми разрядные
- ••Корпорация STMicroelectronics (STM) один из всемирно признанных лидеров микроэлектроники, создана в 1987 году
- •университеты
- •Библиографический список1/2
- •УМК «Микропроцессорные системы»2/2
- •РУКОВОДСТВО ПОЛЬЗОВАТЕЛЯ
- •обзор обучающей программы
- •платы
- •и учебной платой.
- •Система обозначений ST7
- •Структурная схема ST7 1/4
- •Структурная схема ST7
- •CLKIN
- •Структурная схема ST7 3/4
- •Структурная схема ST7 4/4
- •Назначения выводов МК ST7
- •Описание вводов/выводов
- •Карта памяти и регистров
- •Адрес Блок Имя
- •Адрес
- •Окончание таблицы 2
- •FLASH ПАМЯТЬ ПРОГРАММ
- •ПРОГРАММИРОВАНИЯ
- •In-Circuit Programming (ICP
- •Интерфейс ICC
- •Защита FLASH памяти
- •ПАМЯТЬ ДАННЫХ EEPROM
- •(ядро MCU)
- •РЕГИСТРЫ CPU
- •РЕГИСТРЫ CPU 2/3
- •Иллюстрация работы стека
- •РЕГИСТРЫ CPU
- •РЕГИСТР КОДА УСЛОВИЯ 1/3
- •РЕГИСТР КОДА УСЛОВИЯ 2/3
- •РЕГИСТР КОДА УСЛОВИЯ3/3
- •СИСТЕМА КОМАНД ST7
- •СПОСОБЫ АДРЕСАЦИИ
- •Неявная (Inhern)
- •Способ адресации
- •СПОСОБЫ АДРЕСАЦИИ
- •Short Indirect
- •Short
- •Inherent (Неявная адресация)
- •Instruction
- •Instruction
- •(Immediate)
- •Immediate Instruction
- •Прямая адресация
- •Прямая длинная
- •Индексная
- •Индексная короткая
- •Индексная длинная
- •длинная)
- •Косвенная короткая
- •Косвенная длинная
- •Косвенная индексная (короткая,
- •длинная
- •Длинные и короткие
- •Относительный способ (прямой,
- •Пример:
- •(Available Relative Direct/Indirect
- •СИСТЕМА КОМАНД
- •Load and Transfer
- •Использование пред байта
- •Использование пред байта
- •СПИСОК КОМАНД МК ST7
- •Mnem Description
- •CALL
- •УПРАВЛЕНИЕ
- •Управление синхронизацией1/4
- •Управление синхронизацией3/4
- •контроля/статуса частоты
- •RC Control Register (RCCR)
- •Управление
- •Рис. 2.4. Блок-схеме RESET
- •Источники RESET
- •Рис. 2.5. Фазы Сброса
- •Фаза задержки Сброса
- •Блок управления целостностью
- •Регистр управления
- •Регистр управления целостностью
- •устройства
- •Байт выбора 0 (продолжение)
- •Значения «по умолчанию» байтов выбора
- •OPTION BYTE 1
- •ПРЕРЫВАНИЯ
- •Рис. 3.1. Схема процесса прерывания
- •Source
- •Периферийные прерывания
- •Внешние прерывания
- •Т а б л и ц а 3.2 Биты чувствительности прерываний
- •Выбор линий портов РА и РВ для внешних прерываний осуществляется битами регистра EISR
- •Периферийные устройства
- •Параллельные порты ввода-вывода
- •Конфигурирование портов
- •Конфигурирование портов
- •INPUT
- •Функция внешнего прерывания
- •Функция внешнего прерывания
- •Ложные прерывания
- •Предостережение
- •Предостережение
- •ЭНЕРГОСБЕРЕГАЮЩИЕ РЕЖИМЫ
- •ЭНЕРГОСБЕРЕГАЮЩИЕ РЕЖИМЫ
- •Рис. 5.1. Переходы в энергосберегающие режимы
- •Медленный режим (SLOW)
- •Режим WAIT
- •Рис. 5.3. Блок- схема режима WAIT
- •Режим HALT
- •Рис. 5.4. Диаграмма режима ОСТАНОВА
- •Рис. 5.5. Блок-схема режима ОСТАНОВА
- •Режим HALT (примечания)
- •Режим ACTIVE-HALT
- •Таблица 5.1
- •Рис. 5.7. Блок- схема режима ACTIVE-HALT
- •Режим AUTO WAKE UP FROM HALT
- •Режим AUTO WAKE UP FROM HALT
- •Рис. 5.8. Блок-схема режима AWUFH
- •Рис. 5.9. Временные диаграммы режима AWUF Halt
- •Рис. 5.10. Блок- схема режима AWUFH
- •Описание регистра AWUCSR
- •Описание регистра AWUPR
- •CТОРОЖЕВОЙ СЧЕТЧИК (WATCHDOG)
- •CТОРОЖЕВОЙ СЧЕТЧИК (WATCHDOG)
- •CТОРОЖЕВОЙ СЧЕТЧИК (WATCHDOG)
- •Рис. 6.1. Регистр управления WDGCR сторожевого счетчика (WATCHDOG)
- •CТОРОЖЕВОЙ СЧЕТЧИК (WATCHDOG)
- •Аппаратный выбор Watchdog

Конфигурирование портов
осуществляется с помощью:
•регистров DDR (Data Direction Register), DR (Data Register) и OR (Option Register), которые ассоциируются с каждым портом.
•Битами регистра DDR программируется направление передачи соответствующей линии порта. DDRx=0 настраивает данную линию на ввод в
контроллер, а DDRx=1 настраивает линию на вывод из контроллера.

Конфигурирование портов
•Биты регистра OR выбирают схемные варианты входных и выходных цепей (входных с нагрузочным резистором или без него и выходных с открытым стоком или двухтактным). В режиме ввода значение битов линий входов читаются из регистра DR. Установка битов в регистре DDR настраивает соответствующие линии порта на вывод. Запись в регистр DR определяет цифровые значения на линиях вывода.
• |
Переключение портов ввода–вывода из |
|
одного состояния в другое должно быть |
|
выполнено в последовательности, которая |
|
предотвращает нежелательные побочные |
|
эффекты, например формирование ложного |
|
прерывания [1]. Рекомендованные безопасные |
|
переходы приведены на рис. 4.2. |

INPUT |
|
INPUT |
OUTPUT |
OUTPUT |
||||||
floating/pull-up |
|
floating |
open-drain |
push-pull |
||||||
interrupt |
(reset state) |
|
|
|
|
|
||||
|
|
|
|
|
|
|
|
DDR, OR = |
||
|
01 |
|
|
00 |
|
|
|
|
|
|
|
|
|
|
|
10 |
|
11 |
|
||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
Рис. 4.2. Рекомендованные безопасные переходы состояний выходных цепей портов



Функция внешнего прерывания
В зависимости от устройства линия ввода– вывода порта, настроенная как вход,
|
может быть использована для приема |
|
запросов прерывания. В этой конфигурации |
|
фронт или уровень сигнала на линии |
|
ввода–вывода воспринимаются как запрос |
|
прерывания через соответствующий вектор |
|
прерывания (eix). |
• |
Чувствительность к сигналу запроса |
|
программируется независимо для |
|
каждого вектора eix в регистре EICR |
|
(External Interrupt Control Register). |
|
Каждый внешний вектор прерывания |
|
eix связан с определенной группой |

Функция внешнего прерывания
•Несколько линий ввода–вывода объединяются на один и тот же вектор прерывания eix.
•Чувствительность линий к сигналу запроса прерывания программируется только для группы линий, объединенных на один и тот же вектор eix.
•Внешние прерывания вызываются аппаратными средствами. Вызванная по соответствующему вектору подпрограмма автоматически очищает запрос. Изменение чувствительности специфического внешнего прерывания очищает ожидающее прерывание. Это можно использовать для сброса нежелательного ожидающего прерывания.

Ложные прерывания
•Когда разрешаются или запрещаются внешние прерывания, установка или сброс бита в регистре OR может вызвать ложное прерывание.
•Чтобы избежать ложного прерывания, установку безопасного фронта чувствительности необходимо производить после установки необходимого бита в регистре OR [2].

Предостережение
Для исключения ложных прерываний 1. При разрешение внешних прерываний:
•установить маску прерываний инструкцией SIM, если может произойти изменение уровня на линии;
•выбрать повышающийся фронт;
•разрешить внешнее прерывание через регистр OR;
•выбрать желательную чувствительность, если
отличается от повышающегося фронта;
• перезагрузить маску прерывания инструкцией RIM, если возможно изменение уровня на линии.

Предостережение
2. Запрещение внешних прерываний:
• установить маску прерывания инструкцией SIM, если может быть изменение уровня на линии;
•выбрать падающий фронт;
•запретить внешние прерывания через регистр OR;
•выбрать нарастающий фронт;
•сбросить маску прерывания инструкцией RIM , если может быть изменение уровня на линии.