
- •Восьми разрядные
- ••Корпорация STMicroelectronics (STM) один из всемирно признанных лидеров микроэлектроники, создана в 1987 году
- •университеты
- •Библиографический список1/2
- •УМК «Микропроцессорные системы»2/2
- •РУКОВОДСТВО ПОЛЬЗОВАТЕЛЯ
- •обзор обучающей программы
- •платы
- •и учебной платой.
- •Система обозначений ST7
- •Структурная схема ST7 1/4
- •Структурная схема ST7
- •CLKIN
- •Структурная схема ST7 3/4
- •Структурная схема ST7 4/4
- •Назначения выводов МК ST7
- •Описание вводов/выводов
- •Карта памяти и регистров
- •Адрес Блок Имя
- •Адрес
- •Окончание таблицы 2
- •FLASH ПАМЯТЬ ПРОГРАММ
- •ПРОГРАММИРОВАНИЯ
- •In-Circuit Programming (ICP
- •Интерфейс ICC
- •Защита FLASH памяти
- •ПАМЯТЬ ДАННЫХ EEPROM
- •(ядро MCU)
- •РЕГИСТРЫ CPU
- •РЕГИСТРЫ CPU 2/3
- •Иллюстрация работы стека
- •РЕГИСТРЫ CPU
- •РЕГИСТР КОДА УСЛОВИЯ 1/3
- •РЕГИСТР КОДА УСЛОВИЯ 2/3
- •РЕГИСТР КОДА УСЛОВИЯ3/3
- •СИСТЕМА КОМАНД ST7
- •СПОСОБЫ АДРЕСАЦИИ
- •Неявная (Inhern)
- •Способ адресации
- •СПОСОБЫ АДРЕСАЦИИ
- •Short Indirect
- •Short
- •Inherent (Неявная адресация)
- •Instruction
- •Instruction
- •(Immediate)
- •Immediate Instruction
- •Прямая адресация
- •Прямая длинная
- •Индексная
- •Индексная короткая
- •Индексная длинная
- •длинная)
- •Косвенная короткая
- •Косвенная длинная
- •Косвенная индексная (короткая,
- •длинная
- •Длинные и короткие
- •Относительный способ (прямой,
- •Пример:
- •(Available Relative Direct/Indirect
- •СИСТЕМА КОМАНД
- •Load and Transfer
- •Использование пред байта
- •Использование пред байта
- •СПИСОК КОМАНД МК ST7
- •Mnem Description
- •CALL
- •УПРАВЛЕНИЕ
- •Управление синхронизацией1/4
- •Управление синхронизацией3/4
- •контроля/статуса частоты
- •RC Control Register (RCCR)
- •Управление
- •Рис. 2.4. Блок-схеме RESET
- •Источники RESET
- •Рис. 2.5. Фазы Сброса
- •Фаза задержки Сброса
- •Блок управления целостностью
- •Регистр управления
- •Регистр управления целостностью
- •устройства
- •Байт выбора 0 (продолжение)
- •Значения «по умолчанию» байтов выбора
- •OPTION BYTE 1
- •ПРЕРЫВАНИЯ
- •Рис. 3.1. Схема процесса прерывания
- •Source
- •Периферийные прерывания
- •Внешние прерывания
- •Т а б л и ц а 3.2 Биты чувствительности прерываний
- •Выбор линий портов РА и РВ для внешних прерываний осуществляется битами регистра EISR
- •Периферийные устройства
- •Параллельные порты ввода-вывода
- •Конфигурирование портов
- •Конфигурирование портов
- •INPUT
- •Функция внешнего прерывания
- •Функция внешнего прерывания
- •Ложные прерывания
- •Предостережение
- •Предостережение
- •ЭНЕРГОСБЕРЕГАЮЩИЕ РЕЖИМЫ
- •ЭНЕРГОСБЕРЕГАЮЩИЕ РЕЖИМЫ
- •Рис. 5.1. Переходы в энергосберегающие режимы
- •Медленный режим (SLOW)
- •Режим WAIT
- •Рис. 5.3. Блок- схема режима WAIT
- •Режим HALT
- •Рис. 5.4. Диаграмма режима ОСТАНОВА
- •Рис. 5.5. Блок-схема режима ОСТАНОВА
- •Режим HALT (примечания)
- •Режим ACTIVE-HALT
- •Таблица 5.1
- •Рис. 5.7. Блок- схема режима ACTIVE-HALT
- •Режим AUTO WAKE UP FROM HALT
- •Режим AUTO WAKE UP FROM HALT
- •Рис. 5.8. Блок-схема режима AWUFH
- •Рис. 5.9. Временные диаграммы режима AWUF Halt
- •Рис. 5.10. Блок- схема режима AWUFH
- •Описание регистра AWUCSR
- •Описание регистра AWUPR
- •CТОРОЖЕВОЙ СЧЕТЧИК (WATCHDOG)
- •CТОРОЖЕВОЙ СЧЕТЧИК (WATCHDOG)
- •CТОРОЖЕВОЙ СЧЕТЧИК (WATCHDOG)
- •Рис. 6.1. Регистр управления WDGCR сторожевого счетчика (WATCHDOG)
- •CТОРОЖЕВОЙ СЧЕТЧИК (WATCHDOG)
- •Аппаратный выбор Watchdog

Рис. 3.1. Схема процесса прерывания

Source
N° Description
Block
|
RESET |
Reset |
|
TRAP |
Software Interrupt |
0 |
AWU |
Auto Wake Up Interrupt |
1 |
ei0 |
External Interrupt 0 |
2 |
ei1 |
External Interrupt 1 |
3 |
ei2 |
External Interrupt 2 |
4 |
ei3 |
External Interrupt 3 |
Т а б л и ц а 3.1
|
|
Exit |
Exit |
|
|
|
from |
|
|
|
Priori- |
from |
ACT |
|
Register |
ty |
HALT |
IVE |
Address |
Label |
Order |
or |
- |
Vector |
|
AWU |
|
||
|
|
FH |
HAL |
|
|
|
T |
|
|
|
|
|
|
|
N/A |
|
yes yes FFFEh-FFFFh |
||
|
no |
|
FFFCh-FFFDh |
|
|
|
|
||
AWUCSR |
Highest |
yes1) |
|
FFFAh-FFFBh |
|
Priority |
|
no |
FFF8h-FFF9h |
|
Lowest |
|
FFF6h-FFF7h |
|
|
|
|
||
N/A |
Priority |
yes |
|
|
|
FFF4h-FFF5h |
|||
|
|
|
|
FFF2h-FFF3h

5 |
LITE |
LITE TIMER RTC2 |
LTCSR2 |
|
TIMER |
interrupt |
|||
|
|
|||
6 |
|
Not used |
|
|
7 |
SI |
AVD interrupt |
SICSR |
AT TIMER Output
8AT TIMER
9 |
|
10 |
LITE |
|
|
11 |
TIMER |
|
12 SPI
Compare Interrupt or Input Capture Interrupt
AT TIMER Overflow
Interrupt
LITE TIMER Input
Capture Interrupt LITE TIMER RTC1
Interrupt
SPI Peripheral Interrupts
PWMxCSR
or ATCSR
ATCSR
LTCSR
LTCSR
SPICSR
Highest
Priority
Lowest
Priority
no no
FFF0h-FFF1h
FFEEh-FFEFh
FFECh-FFEDh
no FFEAh-FFEBh
no
yes FFE8h-FFE9h
no FFE6h-FFE7h
yes
FFE4h-FFE5h yes
no
FFE2h-FFE3h
13 |
Not usedNot used |
FFE0h-FFE1h |

Периферийные прерывания
Различные периферийные устройства устанавливают флаги прерывания в своих статус–регистрах.
Когда эти флаги являются активными, они вызывают прерывания, если бит I = 0 в регистре СС (см. табл. 3.1.).
Внешние прерывания
Если возникает соответствующее внешнее прерывание и бит I = 0 (очищен), то вектор, соответствующий внешнему прерыванию, загружается в регистр PC (см. табл. 3.1.).

Внешние прерывания
• Выбор линии порта прерывания и чувствительность прерывания
выбираются через регистры EISR (External Interrupt Selection Register) и EICR (External Interrupt Control Register).
• Регистр управления внешними прерываниями (EICR) доступен по чтению и записи, после сброса имеет состояние 00000000 (00h). Битами этого регистра (рис. 3.2) программируется чувствительность вызова вектора внешних прерываний в соответствии с данными табл.3.2.

Т а б л и ц а 3.2 Биты чувствительности прерываний
ISx1 |
ISx0 |
Чувствительность внешнего прерывания |
0 |
0 |
Падающий фронт и низкий уровень |
01 Только нарастающий фронт
1 |
0 |
Только падающий фронт |
1 |
1 |
Падающий и нарастающий фронты |

Выбор линий портов РА и РВ для внешних прерываний осуществляется битами регистра EISR (рис. 3.3). Этот регистр доступен по чтению и записи, его состояние после сброса: 0000 1100 (0Ch).
Рис. 3.3. Выбор линий запросов прерывания
Биты 7:6 = ei31: ei30] выбирают линию ввода–вывода порта РB для приема внешнего прерывания типа ei3, а биты 5:4 = ei21:ei20
выбирают линию порта PB для приема внешнего прерывания типа ei2 (табл. 3.3). Биты 3:2 = ei11: ei10 выбирают линию порта РА для приема внешнего прерывания типа ei1, а биты 1:0 = ei01:ei00 выбирают линию порта РА для приема внешнего прерывания типа ei0. Эти биты
записываются программно.

Периферийные устройства
Состав ПУ зависит от модели микроконтроллера:
•параллельные порты ввода-вывода (порты А, В);
•интерфейсы SPI, SCI, CAN, USB, IIC;
•8- и 16-битные таймеры общего назначения;
•сторожевой таймер (WATCHDOG);
•10-битный аналого-цифровой преобразователь (ADC).
•блок прерываний.

АЛУ
ПАМЯТЬ
ПРОГРАММ
RAM
Ш |
|
|
И |
SPI |
|
Н |
||
А |
ПОРТЫ А, В |
|
А |
||
|
||
Д |
АЦП |
|
Р |
||
Е |
|
|
С |
ТАЙМЕР А |
|
А |
||
И |
|
|
Д |
ТАЙМЕР В |
|
А |
||
|
||
Н |
сторожевой |
|
Н |
||
Ы |
ТАЙМЕР |
|
Х |
|

Параллельные порты ввода-вывода
•Порты ввода-вывода микроконтроллеров семейства ST7 предназначены для обмена данными с ВУ.
•Каждая линия порта независимо от других программируется для использования либо в качестве битового входа (с нагрузочным резистором или без него), либо в качестве выхода (двухтактного или с открытым стоком).
•Конфигурирование портов осуществляется с помощью регистров DDR (Data Direction
Register), DR (Data Register) и OR (Option Register).
•Порты ввода-вывода также используются в качестве входов или выходов периферийных устройств (таймеров, SPI, ADC и др.).