Пример инициализации ВН59
Подсистема прерываний, рис. 3.24 выполнена на двух микросхемах К580ВН59 (или 8259). Ведомый контроллер подключен к входу IR2 ведущего. Базовый адрес ведущего контроллера 20h, а ведомого 22h.
• |
Таблица адресации подпрограмм обслуживания |
|
прерываний для ведущего начинается с базового |
|
адреса 4000h, т.е. для подпрограммы |
|
обслуживания прерываний по входу IRQ ведущего. |
|
Адреса подпрограмм обслуживания остальных |
|
запросов формируются через 4 байта. Базовый |
|
адрес подпрограммы обслуживания запросов на |
|
ведомый равен 4040h, и далее адреса |
|
формируются через 8 байт. |
Пример инициализации ВН59 |
8/8 |
MVI A, 14h;
•OUT , 20h; Запись ICW1 в ведущий.
•MVI A,40h;
•OUT , 21h; Запись ICW2 в ведущий, т. е. старший байт
адреса.
•MVI A, 04h;
•OUT , 21h; Запись ICW3 в ведущий.
•MVI A, 54h;
•OUT , 22h; Запись ICW1 в ведомый.
•MVI A, 40h;
•OUT , 23h; Запись ICW2 в ведомый, т. е. старшего байта адреса.
•MVI A, 02h;
•OUT , 23h; Запись ICW3 в ведомый.
•RET.
Вопросы и задания
•Разработайте схему дешифратора для адресации ВН59 контроллеров (см. рис. 3.24).
•Определите начальный адрес подпрограммы обслуживания прерывания по входу IR6, ведомого для схемы, рис. 3.24.
•Разработайте подсистему прерываний для 22 ПУ.
•Поясните, какие средства имеют МП для организации обмена по запросам прерывания (на примере МП ВМ80, ВМ85, ВМ86).
•Какова организация радиальной системы прерываний?
•Поясните достоинства и недостатки приема запросов на прерывания в виде уровней напряжений (высокого/низкого) и фронтами сигнала.
•Что понимается под многоуровневыми прерываниями?
•Какие способы формирования начального адреса подпрограмм для обслуживания прерываний вам известны?
•Приведите примеры векторной 8-уровневой системы прерывания.
•Назовите управляющие слова инициализации ВН59 и их назначение.
•Какие функции выполняют операционные управляющие слова?
•Назовите режимы обработки запросов по приоритетам контроллера ВН59.
Лекция 9.
Средства поддержки реального времени
Средства поддержки реального времени
•В микропроцессорных системах, компьютерах есть необходимость в формировании интервалов времени, подсчета событий и реализации часов календарного времени.
•Чтобы не занимать такими процедурами CPU для их создания используют программируемые интервальные таймеры.
•В микропроцессорных системах поддерживаются часы календарного времени, реализуемые на основе системного таймера.
Микропроцессорные системы. Лекция 9. Средства поддержки реального времени.
Программируемые таймеры
•Программируемые таймеры (ПТ) предназначен для генерации времязадающих функций, программно-управляемых временных задержек, подсчета количества событий с возможностью программного контроля их выполнения.
•Таймеры используются в задачах управления и измерения в реальном масштабе времени и представляют собой программируемые микросхемы.
•Различные семейства микропроцессорных БИС (К580, К1810, К1821 и др.) содержат программируемые таймеры, отличающиеся быстродействием функциональными возможностями.
•В качестве примера для обсуждения функций таймеров и их применения в МПС выбрана микросхема К1810ВИ54, являющаяся аналогом микросхемы 8254 (Intel).
•Программируемый таймер К1810ВИ54 содержит три независимых канала, каждый из которых может быть запрограммирован на работу в одном из шести режимов для двоичного или двоично-десятичного счета. Структурная схема ПТ показана на рис. 3.25.
Таймер К1810ВИ54
Микропроцессорные системы. Лекция 9. Средства поддержки реального времени.
Назначение выводов ВИ54
•При CS#=0 – выборка кристалла.
•RD# – чтение. WR# – запись.
•A0, A1 – адресные входы, по которым осуществляется адресация к одному из каналов:
•А0=А1=00 – адрес канала 0;
•А0=А1=01 – адрес канала 1;
•А0=А1=10 – адрес канала 2;
•А0=А1=11 – признак загрузки управляющего слова или команд.
•CLK2 – CLK0 – входы тактовых сигналов для управления счетчиком/таймером. Срез сигнала на входе CLK приводит к уменьшению содержимого счетчика/таймера CE на единицу.
•GATE2 – GATE0 – входы разрешения счета. При GATE=1 разрешается выполнение функций;
•OUT2 – OUT0 – выходы счетчика таймера.
Микропроцессорные системы. Лекция 9. Средства поддержки реального времени.
Описание структурной схемы ВИ54
•Структурная схема ПТ рис. 3.25 содержит:
•дешифратор DS выборки одного из трех каналов и регистров управляющих слов;
•три идентичных канала COUNT2-COUNT0.
•Каждый канал содержит:
•16-разрядный буферный регистр OL, служащий для запоминания и хранения мгновенного значения счетчика CE.
•16-разрядный счетчик/таймер CE, работающий в режиме вычитания. Изменение содержимого CE осуществляется по срезу сигнала CLK при GATE=1;
•16-разрядный регистр констант пересчета CR, служащий для хранения констант пересчета;
•8-разрядный регистр состояния канала RS,
содержимое которого можно считывать в ЦП с помощью команды RBC – Чтение состояния канала.
• |
8-разрядный регистр управляющего слова RSW и |
|
схему управляющей логики канала CL. |
Программирование
•Таймеры относится к классу функционально ориентированных и программно управляемых устройств. Перед началом работы в таймеры загружаются управляющие слова (УС) и константы пересчета.
•Времяимпульсная функция формируется счетчиком-таймером CE на выходе OUT при GATE=1.
•Опрос состояния каналов возможен не прерывая счета командами Защелка (CLK) или Чтение
состояния канала (RBC).
•Загрузка управляющего слова CW в регистры RSW канала предшествует загрузке констант.