2. Синтез комбинационных узлов

Реализованные в интегральной схемотехнике мультиплексоры, сумматоры, преобразователи кодов, шифраторы и другие узлы являются комбинационными устройствами, синтез которых выполняется по однотипной методике синтеза логического устройства.

Синтез комбинационного узла выполняется на основании технического задания, в котором указываются требования к его функционированию и основные электрические параметры.

Требования к функционированию приводятся в виде словесного описания, таблицы истинности, алгебраического выражения или алгоритма переключения с указанием однозначного соответствия комбинаций входящих и исходящих сигналов.

Основные электрические параметры определяют требования к логике функционирования, быстродействию, потребляемой мощности, помехоустойчивости и др., а также к способу реализации: элементному  на базе существующих логических элементов или компонентному  путём разработки принципиальной схемы оригинального базового элемента, на основании которого реализуются все типовые логические элементы данной серии.

Процесс синтеза разделяется на этапы:

1. Формирование таблицы истинности;

2. Формирование минимальной функции;

3. Преобразование минимальной функции;

4. Построение принципиальной схемы;

5. Анализ работы синтезированного узла.

Процесс синтеза рассмотрим на примере.

Задача 2.1. Синтезировать элементным способом принципиальную схему логического устройства в базисе элементов И-НЕ, для которых М  3, если функция его переключения определяется числом Y = 44444₁₀. При помощи временны́х диаграмм выполнить анализ работы синтезированной принципиальной схемы.

1. Формирование таблицы истинности. Если в задаче таблица истинности не приведена в явном виде, следовательно, для её заполнения необходимо вычислить количество аргументов N, входящих в функцию.

Последовательность двоичных чисел, формируемая на выходе логического устройства, представлена в задаче функцией переключения в виде десятичного числа. По умолчанию комбинации логических уровней аргументов на входах логического устройства принимают все возможные сочетания, следовательно, количество аргументов определяется уравнением

N = log₂(log₂ Y) = log₂(log₂ 44444) = 3,95 = 4, (2.1)

поэтому в реализации задействовано четыре аргумента: A, B, C, D.

После перевода функции переключения (Y) из десятичной системы счисления в двоичную старшие разряды, по необходимости, дополнить нулями до количества, определяющегося условием K = 2^N = 2⁴ = 16, следовательно, функция переключения в двоичной системе счисления Y = 1010110110011100₂.

Заполнение таблицы истинности выполняется двоичными значениями функции, при необходимости осуществляется перевод функции в двоичное число. Внесённые весовые коэффициенты старшего и младшего разрядов функции должны однозначно совпадать с одноимёнными разрядами аргументов, как показано в табл. 2.1. Если количество разрядов двоичного числа функции меньше количества разрядов аргументов, то недостающие старшие разряды функции заполняются нулями.

Таблица 2.1

Таблица истинности переключений логического устройства

Аргумент (A, B, C, D) и функция (Y)	Весовой коэффи-циент	Все существующие сочетания аргументов и соответствующие им значения функции
		0	1	2	3	4	5	6	7	8	9	10	11	12	13	14	15
A	1	0	1	0	1	0	1	0	1	0	1	0	1	0	1	0	1
B	2	0	0	1	1	0	0	1	1	0	0	1	1	0	0	1	1
C	4	0	0	0	0	1	1	1	1	0	0	0	0	1	1	1	1
D	8	0	0	0	0	0	0	0	0	1	1	1	1	1	1	1	1
Y (A, B, C, D)	16	0	0	1	1	1	0	0	1	1	0	1	1	0	1	0	1

2. Формирование минимальной функции. Возможно выполнить двумя способами: математическим и графическим. Для данного примера используем графический способ, изложенный в гл. 1.

Логическая функция Y, приведённая в табл. 2.1, внесена для преобразований в карту Карно, как показано на рис. 2.7.

К

арта Карно, представленная на рис. 2.7, содержит пять областей, следовательно, существует пять простых импликант:

Минимальное уравнение, функция которого приведена в табл. 2.1, сформировано на основании простых импликант приведённых в (2.2):

(2.3)

В (2.3) получено уравнение МДНФ сложности {Y} = 14 с коэффициентом покрытия выбранных областей К = 5/9.

3. Преобразования минимальной функции. Выполняются по требованиям условия задачи, где указано, каким способом синтезировать логическое устройство. Преобразования выполняются при помощи основных законов двоичной алгебры, приведённых в табл. 1.1.

Приведём уравнение МДНФ к базису И-НЕ при М  3. Минимальное уравнение (2.3) содержит пять простых импликант, следовательно, для их объединения понадобится логический элемент М = 5  с пятью входами, который по условию задачи использовать не разрешено. Преобразование по закону дуальности не влияет на изменение количества входов, следовательно, его использование нецелесообразно. Операция факторизации позволяет группировать простые импликанты в соответствии с заданными требованиями.

Факторизацию уравнения (2.3) необходимо выполнить так, чтобы возникло не более трёх сложных импликант, а каждая сложная импликанта должна содержать не более трёх аргументов.

Первое преобразование уравнения (2.3)

(2.3а)

является неудачным, так как количество аргументов последней импликанты превышает три, что недопустимо по условию задачи.

Второе преобразование уравнения (2.3)

(2.3б)

является удачным, так как количество аргументов каждой сложной импликанты не превышает трёх, что и требует условие задачи.

Выполняя преобразование уравнения (2.3б) по закону дуальности

, (2.4)

получаем уравнение в базисе И-НЕ сложностью {Y} = 12.

4. Построение принципиальной схемы. Схемотехническим аналогом уравнения (2.4), приведённого на языке булевых функций, является принципиальная схема, выполняющая преобразование данных, соответствующее заданной функции. Принципиальная схема форми-руется на основании уравнений совершенной, минимальной, скобочной или произвольной форм. Сложность уравнения однозначно определяет количество логических элементов, требующихся для построения принципиальной схемы.

Подобно тому, как из минтермов или простых импликант, полученных при минимизации функции, формируются уравнения совершенной либо минимальной формы, так и принципиальная схема строится из базовых логических элементов. При этом каждому минтерму или каждой простой импликанте соответствует отдельный логический элемент, а число входов логического элемента равно числу аргументов отображаемого минтерма либо простой импликанты. Операции двоичной алгебры, объединяющие минтермы или простые импликанты, дополнительно отображаются соответствующими логическими элементами.

Если или минтерм, или простая импликанта содержат инверсные значения аргумента, то до выполнения операции данные этого аргумента должны проинвертироваться, что достигается включением на вход этого логического элемента дополнительной логической схемы  инвертор.

При наложении ограничений на количество входов в логических элементах, использующихся при построении принципиальной схемы, необходимо выполнить преобразования соответствующих простых импликант и привести их к виду, где количество аргументов не выходит за указанные ограничения. Например, в (2.2) простая импликанта Y₅ содержит четыре аргумента, а по условию задачи допускается использовать логические элементы М  3, следовательно, используя функции из табл. 1.1, требуется преобразовать данную импликанту:

(2.5)

при этом вынести за скобку можно произвольный аргумент.

Равенство (2.5) проверяется способом подстановки либо построением принципиальной схемы с дальнейшим анализом её работы. Для построения принципиальной схемы в уравнении (2.5) распределим воздействие логических элементов (D1, …, D4):

. (2.6)

Принципиальная схема равенства (2.6), где указаны эквивалентные логические элементы, приведена на рис. 2.8.

Для принципиальной схемы, приведённой на рис. 2.8, возможно произвольное подключение аргументов на входы логических элементов.

Для построения принципиальной схемы на основании уравнения (2.4) требуется однозначно сопоставить импликанты и логические элементы, соблюдая при этом иерархию расположения скобок:

(2.7)

Используя иерархию расположения логических элементов в (2.7), подключим на входы принципиальной схемы инверторы, элементы D10…D13, явно не указанные в (2.7), и сформируем принципиальную схему, как показано на рис. 2.9.

На рис. 2.9 показано воздействие комбинации «12» на логическое устройство, которая выделена заливкой в табл. 2.1, при этом показаны преимущественно активные уровни сигналов, воздействующие на входы логических элементов. Правильность соединений логических элементов в принципиальную схему определяется подстановкой логических уровней на входы узла с дальнейшим определением состояния как на выходе каждого из логических элементов, так и на выходе узла. Соответствие полученных значений логических уровней на выходе устройства с указанными в таблице истинности (табл. 2.1) является подтверждением правильности формирования принципиальной схемы.

5. Анализ работы синтезированного узла. В процессе анализа определяются его главные качественные показатели  временны́е характеристики переключений и потребляемая мощность и сравниваются с существующими моделями.

Как в уравнении (2.7), так и на принципиальной схеме рис. 2.9 прослеживается иерархия расположения логических элементов:

первая ступень  логические элементы D1, D3, D6, D9;

вторая ступень  логические элементы D4, D7;

третья ступень  логические элементы D5, D8;

четвёртая ступень  логический элемент D2, являющийся одновременно и выходом логического устройства.

Распространение электрического сигнала в принципиальной схеме (рис. 2.9) происходит слева направо, и до тех пор, пока не произойдёт последовательное переключение логических элементов первой, второй, затем третьей ступеней, невозможно изменение логического уровня на выходе (Y). Выход элемента первой ступени D1 (рис. 2.9) включен непосредственно на вход элемента четвёртой ступени D2, минуя вторую и третью ступени, следовательно, при неблагоприятных условиях распространения сигнала переключений возможно ложное (преждевременное) срабатывание элемента D2. Появление ложного импульса возникает вследствие «гонки фронтов» между двумя входами элемента D2.

Для выявления и анализа фактора «гонки фронтов» на рис. 2.10 показано четыре примера переключений.

Пример 1  по двойной цепочке:

• вход В  D4  D5  затухание;

• вход В  D9  D7  D2  формирование на выходе уровня Y = 1.

Пример 2  по цепочке затухания: вход А  D1.

Пример 3  по цепочке затухания: вход С  D5.

Пример 4  по двойной цепочке «гонки фронтов»:

• вход А  D1  формирование на выходе уровня Y=0;

• вход А + вход В  D9  D7  D8  формирование на выходе уровня Y = 1.

• вход В  D4  затухание.

На рис. 2.10 пример 1 отображает смену комбинаций «0»  «2» на входах логического устройства (см. табл. 2.1) и возникающее изменение уровня на выходе логического устройства через интервал времени, соответствующий 3T_п.

Пример 4 отображает смену комбинаций «7»  «4» на входах логического устройства (см. табл. 2.1) и возникающий вследствие «гонки фронтов» ложный импульс на выходе логического устройства длительностью 3T_п. Ложный импульс возникает в результате запаздывания блокирующего импульса поступающего из элемента D8 на вход элемента D2, по причине дополнительного переключения элементов D9 и D7.

Для исключения формирования на выходе логического устройства ложного сигнала используются специальные цепи синхронизации, период прохождения импульсов по которым заведомо больше суммарного времени переключения самой длительной последовательной цепочки логических элементов.

При элементном синтезе все электрические параметры использующихся логических элементов схемы  потребляемая мощность, задержка переключения, помехоустойчивость, максимальные напряжение и ток, коэффициенты объединения по входу и разветвления по выходу и другие  известны и указываются в справочнике.

Вывод. Корректность работы многоступенчатых синтезируемых логических устройств возможна при отсутствии «гонки фронтов» между их элементами.