Глава вторая Синтез функциональных узлов

Синтез  процесс создания исходного варианта работоспособного устройства. Параметрами синтеза могут являться технологические характеристики схемотехнических элементов  для параметрического синтеза либо принципиальная схема устройства  для структурного синтеза. Структурный синтез электронных устройств (создание работоспособных принципиальных схем) является творческим процессом и плохо поддаётся автоматизации.

Функциональные узлы вычислительных систем подразделяются на два класса: комбинационные и последовательностные.

Комбинационный функциональный узел  совокупность логических элементов (мультиплексоры, шифраторы и другие стандартные узлы), обеспечивающих выполнение определённой логической и/или арифметической функции; другое называние  логический автомат без памяти.

Комбинационным называется узел, логические состояния на выходах (на выходе) которого однозначно определяются текущим состоянием его входов в данный момент времени.

Последовательностный функциональный узел  это совокупность триггеров и логических элементов, обеспечивающих выполнение определённой функции, микрооперации или микрокоманды; другое называние  логический автомат с памятью.

Последовательностным называется узел, текущие логические состояния на выходах которого определяются как текущим состоянием его входов в данный момент времени, так и последовательностью поступления входящих сигналов в предыдущие моменты времени.

1. Логические элементы

Язык булевых функций, математически описывающий состояния функциональных блоков и узлов, отдельных устройств, логических элементов и триггеров, представляется двоичным алфавитом, содержащим знаки «1» и «0». Схемотехнический эквивалент языка булевых функций представляется соответственно напряжениями высокого (U ¹) и низкого (U ⁰) уровней, отсутствием и наличием импульса положительного напряжения (рис. 2.1).

Потенциальное представление сигнала положительной логики, как показано на рис. 2.1,а, позволяет определить его логический уровень на протяжении всего интервала воздействия: от t₀ до t₁, от t₁ до t₂, от t₂ до t₃ и т.д. В промышленной реализации используется и отрицательное потенциальное представление сигналов, когда напряжение высокого уровня U ¹ = U, а низкий уровень U ⁰, аналогично рис. 2.1, представляется небольшим отрицательным напряжением.

При импульсном представлении сигнала положительной логики уровню логической 1 соответствует наличие импульса, а уровню логического 0 его отсутствие, как показано на рис. 2.1,б, при этом появление импульса происходит в определённые фиксированные моменты времени, которые соответствуют значениям t₀, t₁, t₂ и т.д.

Характерные отличия в представлении потенциального и импульсного сигналов приводят к различным смысловым использованиям этих сигналов, а именно: потенциальные сигналы используются для представления данных, а импульсные  для формирования сигналов синхронизации.

Основными параметрами временны́х характеристик и потенциальных и импульсных сигналов являются фронт и срез (рис. 2.1). Наличие интервалов времени, определяющих фронт и срез, присутствует во всех элементах вычислительных систем и определяется инерционностью переходных процессов при распространении электрического сигнала. Независимо от вида представления цифрового сигнала его можно характеризовать общими параметрами нарастания логического уровня при переходе от логического 0 к логической 1, который имеет называние время фронта (t_фр), и спада логического уровня при переходе от логической 1 к логическому 0, который имеет называние время среза (t_ср). Длительности фронта и среза отсчитываются на уровнях 0,1 U ¹ и 0,9 U ¹ для погрешности в 10 %, когда считается, что, достигнув данного напряжения, завершаются все переходные процессы. В общем случае отсчитываются погрешности в 5, 2, 1, 0,5 % и др., по необходимости.

Синтезировав принципиальную схему функционального узла, необходимо выполнить её анализ. Анализ  проверка работоспособности полученной принципиальной схемы в соответствии с таблицей истинности. Анализ выполняется подстановкой всех сочетаний значений аргументов на входы логических элементов и определения логического значения на выходе функционального узла. Наиболее эффективно анализ выполняется при помощи активных и пассивных уровней.

Активным для логического элемента называется уровень, наличие которого на одном из его входов однозначно определяет логический уровень на выходе, независимо от логических уровней на других входах.

Пассивным для логического элемента называется уровень, присутствующий одновременно на всех его входах и определяющий логический уровень на выходе.

Количество входов логического элемента обозначается буквой М.

Определение активного и пассивного уровней каждого логического элемента, использующегося при синтезе функциональных узлов, наглядно выполняется для функций трёх переменных, которые получены на основании таблицы истинности функций двух переменных (см. табл. 1.2).

Конъюнкция F₁ = ABC. Как показано в таблице истинности (рис. 2.2,а), наличие логического 0 у одного из аргументов обращает функцию в ноль (показано стрелочками), следовательно, логический 0 для конъюнкции является активным уровнем. На языке булевых функций  конъюнкция, а в схемотехнике  конъюнктор  логический элемент, основные характеристики которого приведены на рис. 2.2.

Дизъюнкция F₁₂₇ = ABC. Как показано в таблице истинности (рис. 2.3,а), наличие логической 1 у одного из аргументов обращает функцию в единицу (показано стрелочками), следовательно, логическая 1 для дизъюнкции является активным уровнем. На языке булевых функций дизъюнкция, а в схемотехнике  дизъюнктор  логический элемент, основные характеристики которого приведены на рис. 2.3.

Операция Вебба F₁₂₈ = (ABC). Как показано в таблице истинности (рис. 2.4,а), наличие логической 1 у одного из аргументов обращает функцию в ноль (показано стрелочками), следовательно, логическая 1 для операции Вебба является активным уровнем. На языке булевых функций  операция Вебба, а в схемотехнике  элемент Вебба  логический элемент, характеристики которого приведены на рис. 2.4.

Операция Шеффера F₂₅₄ = ( ABC). Как показано в таблице истинности (рис. 2.5,а), наличие логического 0 у одного из аргументов обращает функцию в единицу (показано стрелочками), следовательно, логический 0 для операции Шеффера является активным уровнем. На языке булевых функций  операция Шеффера, а в схемотехнике  элемент Шеффера  логический элемент, характеристики которого приведены на рис. 2.5.

Инверсия F₂ = A. Операция инверсия относится к функциям одной переменной. У инвертора один вход, следовательно, не существует понятий активного и пассивного уровней. На языке булевых функций  инверсия, а в схемотехнике  инвертор  логический элемент, основные характеристики которого приведены на рис. 2.6.

Важнейший параметр всех вычислительных систем  быстродействие, относится к динамическим характеристикам логического элемента, определяется временем его переключения, когда изменяющееся напряжение достигает значения 0,5U ¹ на уровнях входящего и исходящего напряжений, как показано на рис. 2.6,б.

Длительность включения логического элемента (T_вкл) определяется интервалом времени от t₀ до t₂, при этом интервал от t₀ до t₁  задержка включения (t⁰¹), а интервал от t₁ до t₂  время фронта (t_фр).

Длительность выключения логического элемента (T_выкл) определяется интервалом времени от t₃ до t₅, при этом интервал от t₃ до t₄  задержка выключения (t¹⁰), а интервал от t₄ до t₅  время среза (t_ср).

В современных интегральных элементах T_вкл  T_выкл  T_п , где T_п  интервал времени переключения логического элемента, численно представляющий величину в десятые и сотые доли наносекунды.

Вывод. Для всех логических элементов, у которых М  2, существуют активные уровни, однозначно определяющие состояние выхода.