![](/user_photo/_userpic.png)
Цифровые устройства и микропроцессоры
..pdf![](/html/65386/276/html_xj_yTgG46L.PaiX/htmlconvd-t7EIXp101x1.jpg)
101
Таким образом, устройство для сложения многоразрядных чисел состоит из ячеек двух типов:
•для сложения самых младших разрядов ячейка должна иметь два входа для приема нулевых разрядов операндов A0 и B0 , выход S0 для формирования значения суммы разрядов и выход P0 для значения переноса в следующий разряд;
•для сложения остальных разрядов каждая k-я ячейка должна иметь три входа для переменных Ak , Bk , переноса из предыдущего разряда
Pk −1, два выхода для формирования значения суммы разрядов Sk и
выход Pk для значения переноса в старший разряд.
Таблица истинности для нулевого разряда сумматора и карты Карно
функций S0 и P0 |
приведены на рисунке 5.34. |
|
|
|
|
|
|
|
|||||||
|
|
|
|
|
|
|
B0 |
|
S0 |
B0 |
|
P0 |
|||
|
Значения |
|
|
|
|
|
|||||||||
|
|
Перенос |
Сумма |
А0 |
|
0 |
1 |
А0 |
0 |
1 |
|||||
|
младших разрядов |
|
|||||||||||||
|
А0 |
|
B0 |
|
P0 |
S0 |
0 |
|
0 |
|
1 |
0 |
0 |
|
0 |
|
0 |
|
0 |
|
0 |
0 |
|
|
|
||||||
|
|
|
|
|
|
|
|
|
|
|
|
||||
|
0 |
|
1 |
|
0 |
1 |
|
|
|
|
|
|
|
|
|
|
1 |
|
0 |
|
0 |
1 |
1 |
|
1 |
|
0 |
1 |
0 |
|
1 |
|
|
|
|
|
|
|
|
|
|
|
|
||||
|
1 |
|
1 |
|
1 |
0 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
в) |
|||||
|
|
|
|
а) |
|
|
|
|
б) |
|
|
Рис. 5.34 – Сумматор младших разрядов:
таблица истинности (а); функция суммы (б); функции переноса (в)
Из карт Карно следует:
S0 = A0 B0 + A0 B0 , P0 = A0 B0.
Устройство, описываемое этими функциями, называется полусумматором. Схема полусумматора и его обозначение на схемах показано на рисунке
5.35.
![](/html/65386/276/html_xj_yTgG46L.PaiX/htmlconvd-t7EIXp102x1.jpg)
102
A |
& |
|
|
|
|
|
|
|
|
|
1 |
S |
A |
|
SM |
|
S |
|
|
|
|
|||||
|
|
0 |
|
|
||||
|
|
|
|
|
|
|
|
|
|
& |
|
|
B |
|
|
|
P |
B |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
б) |
||
|
& |
P |
|
|
|
|
|
|
|
0 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
а) |
|
|
|
|
|
|
|
Рис. 5.35 – Полусумматор:
схема полусумматора (а); обозначение на схемах (б)
Для сложения остальных разрядов используется полный сумматор. Таблица истинности полного сумматора и карты Карно приведены на рисунке 5.36. Схема полного сумматора приведена на рисунке 5.37.
|
|
|
|
|
AB |
|
Si |
|
|
||
Перенос из |
Значения |
Перенос в |
|
|
|
|
|||||
|
Pi–1 |
|
|
|
|
||||||
предыдущего |
младших |
следующий |
Сумма |
00 |
01 |
11 |
10 |
||||
разряда |
разрядов |
разряд |
|
|
|
|
|
|
|
||
|
0 |
|
0 |
1 |
0 |
1 |
|||||
|
|
|
|
|
|
||||||
Pi–1 |
Ai |
Bi |
Pi |
Si |
|||||||
|
|
|
|
|
|
||||||
|
|
|
|
|
|
||||||
0 |
0 |
0 |
0 |
0 |
1 |
|
1 |
0 |
1 |
0 |
|
0 |
0 |
1 |
0 |
1 |
|||||||
|
|
|
|
|
|
||||||
|
|
|
|
|
|
||||||
0 |
1 |
0 |
0 |
1 |
AB |
|
Pi |
|
|
||
0 |
1 |
1 |
1 |
0 |
|
|
|
||||
Pi–1 |
00 |
01 |
11 |
10 |
|||||||
1 |
0 |
0 |
0 |
1 |
|||||||
0 |
|
0 |
0 |
1 |
0 |
||||||
1 |
0 |
1 |
1 |
0 |
|
||||||
1 |
1 |
0 |
1 |
0 |
|
|
|
|
|
|
|
1 |
|
0 |
1 |
1 |
1 |
||||||
|
|
|
|
|
|
||||||
1 |
1 |
1 |
1 |
1 |
|||||||
|
|
|
|
|
|
a) |
б) |
|
Рис. 5.36 – Полный сумматор:
таблица истинности (a); карты Карно для суммы и переноса (б)
![](/html/65386/276/html_xj_yTgG46L.PaiX/htmlconvd-t7EIXp103x1.jpg)
103
Ai Bi
Pi–1
|
|
|
& |
|
|
|
|
|
|
|
|
|
|
|
|
||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
1 |
Pi |
|
|
|
& |
|
|
|
||
|
|
|
|
|
|
|
||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
& |
|
|
|
|
|
|
|
|
|
|
|
|
||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
& |
|
|
|
|
|
& |
|
|
|
1 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
Si |
& |
|
|
|
|
|
|
|
|
|
1 |
|
|
|
|
|
|
|
|
|
||||
|
|
|
|
|
|
|
|
|
|
|
|
&
1 &
&
Рис. 5.37 – Схема полного сумматора
Полный сумматор может быть собран из двух полусумматоров. Такая схема сумматора приведена на рисунке 5.38, а, а его обозначение – на рисун-
ке 5.38, б.
ai |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
SM |
|
|
||
|
A |
SM |
S |
|
|
|
|
|
|
|
|
|
A |
S |
|
||||
|
|
|
|
|
|
|
|
|
|
|
|||||||||
|
|
|
|
|
|
P |
|
|
|
A |
SM |
S |
|
S |
|
|
|||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
||||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|||||||
bi |
B |
|
|
|
|
B |
|
|
|
||||||||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
||||||
|
|
|
|
|
|
|
|
|
|
|
|
P |
|
P |
|
|
|
||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
||||
pi–1 |
|
|
|
|
|
|
B |
|
|
|
|
|
|
||||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|||||
|
|
|
|
|
|
|
a) |
|
|
|
|
|
|
|
Pi |
|
|||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
Pi–1 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
б)
Рис. 5.38 – Полный сумматор из двух полусумматоров: схема соединения двух полусумматоров (а); обозначение полного сумматора (б)
104
Для сложения n-разрядных чисел нужно использовать один полусумматор для нулевого разряда и n – 1 полных сумматоров для остальных разрядов. На рисунке 5.39 приведена схема четырехразрядного сумматора.
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
S0 |
|
|
|
|
|
|
S1 |
|
|
|
|
|
|
|
|
S2 |
|
|
|
|
|
|
S3 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
A |
SM |
S |
|
|
|
|
A |
SM |
S |
|
|
|
|
|
A |
SM |
S |
|
|
|
|
A |
SM |
S |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
||
|
|
|
B |
|
P |
|
|
|
|
B |
|
Pi |
|
|
|
|
|
B |
|
Pi |
|
|
|
|
B |
|
Pi |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|||||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|||
|
|
|
|
|
|
|
|
|
|
Pi–1 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
P |
i–1 |
|
|
|
|
|
|
P |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|||||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|||||||||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
i–1 |
|
|
|
|
a0 |
|
b0 |
|
|
|
a1 |
|
b1 |
|
|
|
a2 |
|
b2 |
|
|
|
|
a3 |
|
b3 |
||||||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
Рис. 5.39 – Схема сумматора для сложения двух четырехразрядных чисел
5.9 Арифметико-логическое устройство
Арифметико-логическое устройство (АЛУ) предназначено для выполнения арифметических и логических операций над числами. Само АЛУ представляет собой сложную комбинационную схему.
Один из возможных вариантов выполнения схемы АЛУ для операций над четырехразрядными числами представлен на рисунке 5.40.
![](/html/65386/276/html_xj_yTgG46L.PaiX/htmlconvd-t7EIXp105x1.jpg)
|
|
|
|
|
105 |
|
|
|
|
|
S3 |
3 |
|
|
|
|
|
|
|
|
|
4 |
|
|
|
|
|
|
|
|
|
|
S2 |
5 |
& |
|
|
& |
|
|
|
|
|
S0 |
6 |
|
1 |
|
|
|
|
|
|
|
S1 |
|
& |
|
|
& |
|
|
|
|
|
|
|
|
|
1 |
17 G |
|
|
|||
B3 |
18 |
& |
|
|
& |
|
|
|||
|
|
|
|
|
|
|
|
|
||
|
|
& |
1 |
|
& |
|
|
|
A0 ALU F0 |
|
A3 |
19 |
& |
|
|
& |
1 |
16 |
Cn+4 |
A1 |
F1 |
|
|
|
|
|
|
A2 |
F2 |
|||
|
|
& |
|
|
|
|
|
|
||
|
|
1 |
|
& |
|
15 |
|
A3 |
F3 |
|
|
|
|
|
|
P |
|||||
|
|
|
=1 |
|
|
|||||
|
|
& |
|
|
|
|
||||
|
20 |
|
|
=1 |
13 F3 |
B0 |
|
|||
B2 |
& |
|
|
& |
|
|||||
|
|
|
|
|
|
|
|
B1 |
|
|
|
|
& |
1 |
|
& |
1 |
|
|
|
|
|
|
|
|
|
|
|
||||
|
|
|
|
|
|
|
B2 |
|
||
|
21 |
|
|
|
& |
|
|
|
|
|
A2 |
& |
|
|
|
|
|
|
|
||
|
|
|
|
|
|
B3 |
|
|||
|
|
|
|
|
& |
|
|
|
|
|
|
|
& |
|
=1 |
|
11 |
|
S0 |
|
|
|
|
|
|
=1 |
|
|
||||
|
|
|
1 |
|
F2 |
|
||||
|
|
& |
|
& |
|
|
|
|
||
|
|
|
|
|
|
|
S1 |
C4 |
||
|
22 |
|
|
|
|
|
|
|||
B1 |
|
|
|
|
1 |
|
|
|||
& |
|
|
& |
& 14 |
|
S2 |
K |
|||
|
|
|
|
|
|
A=B |
||||
|
|
|
|
|
|
|
|
|
|
|
|
|
& |
1 |
|
& |
|
|
|
S3 |
|
A1 |
23 |
& |
|
=1 |
& |
=1 |
10 F1 |
M |
P |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
& |
|
|
|
1 |
|
|
C0 |
G |
|
|
|
|
& |
|
|
|
|||
|
|
|
1 |
|
|
|
|
|
|
|
|
|
& |
|
|
|
|
|
|
|
|
|
1 |
|
=1 |
|
|
|
|
|
|
|
B0 |
|
|
|
=1 |
9 |
F0 |
|
|
||
|
& |
|
|
|
|
|
|
|||
|
|
|
& |
|
|
|
|
|||
|
|
|
|
|
|
|
|
|
||
|
|
|
|
|
|
|
|
|
|
|
|
|
& |
1 |
|
|
|
|
|
|
|
A0 |
2 |
& |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
||
M 8 |
|
|
|
|
|
|
|
|
|
|
Cn |
7 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
Рис. 5.40 – Схема четырехразрядного АЛУ |
|
|
АЛУ имеет 4 входа (А) для подачи кода одного операнда, 4 входа (В) для второго операнда, 4 входа (S), на которые подается код выполняемой операции, и несколько управляющих входов. Имеется 4 выхода (F) для вывода результата операции и несколько вспомогательных. Вход управления М определяет вид операции – логическая или арифметическая. Четырехразрядный код на входах S0, S1, S2, S3 задает одну из 16 логических или 16 арифметических операций. Вход С0 и выход С служат для приема или передачи единицы переноса и используются для увеличения разрядности АЛУ (кратно четырем разрядам).
5.10 Схемы с третьим состоянием. Шины
Говоря о цифровых устройствах, мы приняли определение о том, что булева переменная и соответствующий ей электрический сигнал могут иметь
![](/html/65386/276/html_xj_yTgG46L.PaiX/htmlconvd-t7EIXp106x1.jpg)
106
только значения ноль или единица. Но при проектировании сложных цифровых устройств возникла необходимость иметь на выходах некоторых логических схем сигнал, имеющий некоторое промежуточное значение. Такие схемы получили название схем с третьим состоянием, оно же Z-состояние, оно же высокоимпедансное состояние (High Impedance State – высокое выходное сопротивление электронного логического элемента).
Третье состояние позволяет соединять напрямую выходы нескольких электронных элементов. В этом состоянии сопротивление между выходом и «землей» становится очень большим и выход элемента не оказывает никакого влияния на подключенные к нему выходы других элементов. Это аналогично тому, что выход элемента как бы отключается от схемы. Такое включение применяется там, где несколько источников сигналов по очереди подключаются к входам одного или нескольких приемников, не мешая друг другу. Схема И-НЕ с Z- состоянием выхода приведена на рисунке 5.41, а, а ее условное обозначение – на рисунке 5.41, б.
а) |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
б) |
|||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|||||||||||||||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
R |
|
|
x0 |
|
|
|
|
& |
|
|
|
|
|
|
|||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
||||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
||||||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
VT1 |
|
|
x1 |
|
|
|
|
|
|
|
|
|
|
|
Y |
||||||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
||||||||||||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
||||||||||||||||
|
|
|
|
|
|
|
|
x0·x1 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|||||||||||||||||||
|
x0 |
|
|
& |
|
~OE |
|
|
|
|
OE |
|
|
|
|
|
|
||||||||||||||||||||||||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
||||||||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|||||||||||||||||||||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
||||||||||
|
x1 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
VT2 |
|
|
|
Y |
|
|
|
|
|
|
|
|
|
|
|
|
||||||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|||||||||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
||||||||||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
||||||||||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
||||||||||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
||
|
|
|
|
|
|
|
x0·x1 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
||||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
x1 · x0 , при ~OE = 0 |
|||||||||||||||||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
||||||||||||||||||||
|
|
|
|
|
R |
|
|
|
|
|
|
|
|
|
|
|
|
|
Y = |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|||||||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|||||||||||||||||||||||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
OE |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
Z, |
|
|
при ~OE = 1 |
|||||||||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
||||||||||||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|||||||||||||||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
VT3
Рис. 5.41 – Схема, реализующая третье (Z) состояние
Если сигнал OE = 0, транзистор VT3 заперт, диоды не оказывают влияния на выходы логического элемента И. Схема работает как обычный элемент И- НЕ. При OE = 1 транзистор VT3 откроется до насыщения и на базах транзисторов VT1 и VT2 потенциал опустится примерно до нуля, запирая их. Выход Y окажется отключенным от внутренней логической схемы. Сопротивления переходов коллектор – эмиттер VT1 и VT2 имеют значения в мегомах и напряжение в средней точке 0,5 Епит. Ток, текущий через эту цепь, имеет значение в мик-
107
роамперах. На схемах такие элементы обозначаются ромбом с поперечной чертой или буквой Z. Таким образом, на выходе такого устройства можно получить сигнал низкого уровня (логический 0), сигнал высокого уровня (логическая 1) и сигнал половинной амплитуды (Z или третье состояние).
Шина как физическое устройство является частью цифрового устройства. В то же время на графических схемах устройств шина является вспомогательным средством, предназначенным для упрощения графического изображения.
Итак, шины на схемах – это линия, включающая в себя множество линий цепей, соединяющих входы и выходы устройств и элементов, расположенных на схеме. Представьте себе схему, состоящую из нескольких десятков или сотен элементов, соединенных линиями цепей для передачи сигналов. На изображении таких схем придется рисовать сотни или тысячи линий. Разобраться в таких схемах и проанализировать работу устройства становится очень затруднительно.
На схемах шина представляет собой линию. Ей можно присвоить какойлибо идентификатор (имя) – цифровой или буквенный, например, назвать шину A или дать ей имя A1. В шину можно в любом месте ввести провод цепи с выхода какого-то элемента, присвоив ему свой идентификатор, чаще всего дают его номер в шине. В любом месте шины этот провод можно вывести из шины и подключить его к какому-либо входу элемента. На схеме можно организовать любое количество шин со своими идентификаторами. Шины можно разделять и объединять.
На рисунке 5.42 изображена схема управляющего устройства с применением шины.
![](/html/65386/276/html_xj_yTgG46L.PaiX/htmlconvd-t7EIXp108x1.jpg)
108
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
C6 |
C11 |
|
|
|
C13 |
C1 4 |
|
|
|
|
|
|
HG1 |
|
|
|
|
|
|
|
DD1 |
|
|
VCC |
R21 |
0,1мк 100мк 10B |
T1 |
VD4 0,1 мк 47мк 50B |
|
||||||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|||||||
|
|
|
|
|
|
|
|
|
|
|
ATMEGA 8-8SU |
|
|
|
|
|
|
|
+ / |
|
|
|
|
+ |
|
||||
P1 |
R1 |
VT 1 |
1 |
|
a |
|
a |
R13 |
300 |
S0 |
BUT |
1 |
32 |
USB |
PB3 |
30 |
|
|
|
|
// |
|
|
||||||
|
4,7k |
|
|
|
|
R14 |
300 |
S1 |
S7 |
2 |
(INT1)PD3 |
PD2(INT0) |
31 |
P4 |
|
|
|
|
|
|
|
|
|
|
|||||
|
|
2 |
f |
g |
b |
b |
(T0 )PD4 |
|
PD1 (TXD) |
|
|
|
|
|
|
|
|
|
|
|
|
||||||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|||||
P2 |
R2 |
VT 2 |
3 |
|
|
|
c |
R15 |
300 |
S2 |
GND |
3 |
GND |
|
PD0(RXD) |
30 |
P3 |
VCC |
|
|
VT8 |
|
|
|
|
|
|
|
|
e |
d |
c |
R16 |
300 |
S3 |
VCC |
4 |
|
29 |
PST |
|
R22 |
|
← |
|
|
|
|
|
|
|||||||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|||||||||||||
|
4,7k |
|
4 |
|
|
d |
VCC |
|
PC 6(RES ET) |
|
|
|
|
|
|
|
|
|
|
|
|
||||||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|||||
|
|
|
|
|
|
h |
e |
R17 |
300 |
S4 |
GND |
5 |
GND |
|
PC 5(ADC5) |
28 |
P2 |
|
10k |
|
R25 |
|
|
|
|
R30 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
100k |
|
|
|
|
150k |
|
||||
P3 |
R3 |
VT 3 |
|
|
|
|
f |
R18 |
300 |
S5 |
VCC |
6 |
VCC |
|
PC 4(ADC4) |
27 |
P1 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|||
|
4,7k |
|
|
|
|
|
g |
R19 |
300 |
S6 |
X1 |
7 |
(X 1)PB6 |
|
PC 3(ADC3) |
26 |
S3 V_ADC |
|
|
|
|
|
|
R31 |
|
|
|||
|
|
|
|
|
|
|
R20 |
300 |
S7 |
X2 |
8 |
|
|
|
25 |
S4 |
I1 |
|
R23 |
|
R26 |
|
|
|
|
10k |
|
||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
||||||||||||
|
R4 |
VT 4 |
|
|
|
|
h |
(X 2)PB7 |
|
PC 2(ADC2) |
|
|
|
|
|
|
|
|
|
DA1.2 |
|
||||||||
P4 |
|
|
|
|
|
|
X1 S2 |
9 |
|
|
|
24 |
S6 |
|
10k |
|
10k |
|
|
|
|
|
LM358 |
|
|||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
8 |
|
||||||||||
|
|
|
|
|
|
|
|
|
|
(T1 )PD5 |
|
PC 1(ADC1) |
|
|
|
|
|
5 |
|
|
|||||||||
|
4,7k |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
C7 |
C12 |
|
|
|
|
||||
|
|
R9 10k |
|
|
|
|
|
ZQ1 |
S1 |
10 |
|
|
|
23 |
S5 |
|
|
|
|
|
|
+ |
|
R32 |
|||||
|
USB |
|
|
|
|
|
|
(AIN0)PD6 |
PC 0(ADC0) |
|
|
|
|
10n |
10n |
|
|
|
7 |
||||||||||
|
R5 |
|
|
|
|
C1 |
15 |
8 МГц |
S0 |
11 |
|
|
|
22 V_ADC I2 |
|
R24 |
|
R27 |
|
|
R28 |
6 |
|
|
|
||||
|
+5V |
|
|
R11 |
|
(AIN )PD |
7 |
ADC |
|
|
|
|
_ |
|
1k |
||||||||||||||
|
|
VT5 |
|
47k |
|
|
|
|
X2 |
CHG 12 |
1 |
7 |
21 |
GND |
|
|
|
|
|
|
|
|
|
4 |
|||||
|
|
0 |
|
|
|
|
L1 10μH VCC |
|
|
|
|
10k |
|
10k |
|
10k |
|
|
|||||||||||
|
GND |
|
|
|
|
C2 |
15 |
|
|
(ICP)PB0 |
|
AGND |
|
|
|
|
|
|
|
|
|
||||||||
|
|
|
|
|
|
I1 |
13 |
|
20 |
|
|
|
|
|
C8 |
|
|
|
|
|
|
|
|||||||
|
|
R6 |
R12 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
||||
VCC |
|
|
|
|
|
AVCC |
I2 |
14 |
(OC1A)PB1 |
AREF |
19V_BAT |
|
|
|
|
10n |
|
|
|
|
|
|
|
||||||
|
SA1 |
8 |
4,7k |
|
|
|
|
|
|
(OC1B)PB2 |
ADC6 |
|
|
C4 |
|
C9 |
|
|
|
3 |
|
|
|
||||||
|
|
|
|
|
|
|
C3 |
|
|
|
|
|
|
|
|
10n |
|
|
+ |
|
|
||||||||
|
|
|
|
|
|
|
|
|
PB3 |
15 |
|
|
|
18 AVCC |
|
|
0,1 мк |
|
|
|
1 |
R33 |
|||||||
|
|
|
VT6 |
|
|
|
|
|
0,1 мк |
|
|
|
(MOSIOC 2)PB3 |
AVCC |
|
|
|
|
|
|
|
|
|
R29 |
|
|
|
||
|
|
|
|
|
|
|
|
USB |
PB4 |
16 |
17 |
PB5 |
|
|
|
|
|
|
|
2 |
|
|
|
||||||
|
+ |
|
|
|
VT7 |
|
|
|
|
|
|
|
|
C5 |
|
C10 |
|
|
_ |
|
1k |
||||||||
|
|
|
|
|
|
|
|
(MIS OPB) 4 |
PB5(SCK) |
|
|
|
|
|
|
DA1.1 |
|||||||||||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
VCC 0,1мк 100 мк 10B |
10k |
|
|
|
|||||||||||
|
|
|
|
|
|
|
|
|
|
PB3 |
|
|
|
|
|
|
|
|
|
|
|||||||||
|
|
|
|
|
|
|
|
|
MOSI |
|
|
|
|
|
|
|
|
|
|
|
+ |
|
|
|
LM358 |
|
|||
|
AB1 |
|
|
|
|
|
|
|
|
|
|
|
|
|
BUT |
|
|
|
|
|
|
|
|
|
|
|
|||
|
|
|
|
|
|
|
|
|
Pb4 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
||||
|
|
|
|
|
|
|
|
MISO |
|
|
|
|
SB1 |
|
|
|
|
|
|
|
|
|
|
|
|
||||
|
3,7 V |
R7 |
R10 |
|
|
|
|
|
Pb5 |
S0 |
|
VD1 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
||||||
V_BAT |
150k |
4,7 k |
|
|
|
ISP |
|
SCK |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
||
|
|
|
|
RST |
S1 |
|
VD2 |
SB2 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|||||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|||||
|
|
|
|
|
|
|
|
|
RESET |
|
|
|
|
|
Шина |
|
|
|
|
|
|
|
|
||||||
|
|
R8 |
|
|
|
|
|
|
|
S2 |
|
VD3 |
SB3 |
|
|
|
|
|
|
|
|
|
|
|
|||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|||||
|
|
150k |
|
|
|
|
|
|
GND |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
||
CHG |
|
|
|
|
|
|
|
|
|
|
|
|
|
SB4 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
X1
R34
1M
Рис. 5.42 – Схема устройства с применением шины
Обратите внимание на то, что шина позволяет компактно нарисовать схему. Выходные сигналы входят в шину со своими именами. Например, с выхода «а» элемента HG1 сигнал через резистор R13 поступает в шину с именем S0. Из шины он выходит с тем же именем и поступает на вывод 11 микроконтроллера DD1 и через диод VD1 поступает на переключатель SB1. Если бы не было шины, то пришлось бы через лист схемы тянуть две линии.
· · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · ·
Таким образом, шины на схемах – это просто средство
уменьшения количества линий цепей, связывающих различные устройства.
· · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · · ·
Теперь о физических шинах. Шины в цифровых устройствах – это совокупность проводников для передачи электрических сигналов. Простейшая шина – это одна цепь, соединяющая выход одного элемента со входом другого. Чаще, конечно, в шине присутствуют множество проводников. На рисунке 5.43, а показано соединение выходов элемента Э1 со входами Э2, что означает передачу данных только в одном направлении. На рисунке 5.43, б показано, как это будет выглядеть на графической схеме устройства. Такая шина называется однонаправленной.
109
Э1 |
0 |
|
0 |
Э2 |
|
Э1 |
0 |
|
|
|
0 |
Э2 |
|
|
|
|
|
||||||||
|
|
|
|
|
|
|
|
|
||||
|
1 |
|
1 |
|
|
|
1 |
|
|
|
1 |
|
|
|
|
|
|
|
|
|
|
||||
|
2 |
|
2 |
|
|
|
2 |
|
|
|
2 |
|
|
|
|
|
|
|
|
|
|
||||
|
3 |
|
3 |
|
|
|
3 |
|
|
|
3 |
|
|
|
|
|
|
|
|
|
|
||||
|
4 |
|
4 |
|
|
|
4 |
|
|
|
4 |
|
|
|
|
|
|
|
|
|
|
||||
|
5 |
|
5 |
|
|
|
5 |
|
|
|
5 |
|
|
|
|
|
|
|
|
|
|
||||
|
6 |
|
6 |
|
|
|
6 |
|
|
|
6 |
|
|
|
|
|
|
|
|
|
|
||||
|
7 |
|
7 |
|
|
|
7 |
|
|
|
7 |
|
|
|
|
|
|
|
|
|
|
||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
а) |
|
|
|
|
|
б) |
|
Рис. 5.43 – Однонаправленная шина:
физическое соединение устройств (а); обозначение шины на схеме (б)
В сложных цифровых устройствах с большим количеством элементов возникает вопрос обмен большими потоками данных. Для решения этой задачи используют двунаправленные шины, называемые магистралями. Например, как на рисунке 5.42. Они включают в себя не только наборы проводников, но и специальные схемы. Например, в персональных компьютерах на материнских платах имеется несколько магистралей, управляют которыми специализированные микропроцессоры (микроконтроллеры). В магистралях по одному и тому же проводу электрический сигнал может передаваться то в одну, то в другую сторону в режиме разделения времени. Вот в таких шинах и удобно использовать схемы с тремя состояниями. Специально для таких случаев разрабатываются различные цифровые узлы, имеющие выходы с Z - состоянием. Шинам присваивают имена и часто указывают их разрядность в скобках около имени шины.
![](/html/65386/276/html_xj_yTgG46L.PaiX/htmlconvd-t7EIXp110x1.jpg)
110
|
|
|
|
|
|
DD1 |
|
|
|
|
|
|
||
|
|
|
|
|
|
|
|
|
|
|
|
|||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
1 |
|
|
D |
RG |
|
|
|
1 |
|
|
|
||
|
2 |
|
|
0 |
|
|
0 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|||
|
|
|
1 |
|
|
2 |
|
|
|
|||||
|
|
|
|
|
|
|
||||||||
|
3 |
|
|
|
|
1 |
|
|
|
|
||||
|
|
|
|
|
|
|
|
|
|
|
|
|||
|
|
|
2 |
|
3 |
|
|
|
||||||
|
|
|
|
|
|
|
|
|
|
|||||
|
4 |
|
|
|
|
2 |
|
|
|
|
||||
|
|
|
|
|
|
|
|
|
||||||
|
|
|
3 |
|
|
4 |
|
|
|
|||||
|
|
|
|
|
|
|
||||||||
|
|
|
|
|
|
3 |
|
|
|
|
||||
|
5 |
|
|
|
|
|
|
|
|
|||||
|
|
|
|
|
|
|
|
|
|
|
|
|||
|
|
|
4 |
|
5 |
|
|
|
||||||
|
|
|
|
|
4 |
|
|
|
|
|||||
|
6 |
|
|
|
|
|
|
|
|
|||||
|
|
|
|
|
|
|
|
|
|
|
|
|||
|
|
|
5 |
|
6 |
|
|
|
||||||
|
|
|
|
|
|
|
||||||||
|
7 |
|
|
|
|
5 |
|
|
|
|
||||
|
|
|
|
|
|
|
|
|
|
|
|
|||
|
|
|
6 |
|
7 |
|
|
|
||||||
|
|
|
|
|
|
|
||||||||
|
8 |
|
|
|
|
6 |
|
|
|
|
||||
|
|
|
|
|
|
|
|
|
|
|
|
|||
|
|
|
7 |
|
8 |
|
|
|
||||||
|
|
|
|
|
|
|
||||||||
|
|
|
|
|
|
7 |
|
|
|
|
||||
|
49 |
|
|
|
|
|
|
|
|
|||||
|
|
|
|
|
|
|
|
|
|
|
|
|||
|
|
|
|
|
|
|
|
|
|
|
||||
|
|
|
C |
|
|
|
|
|
|
|
|
|
|
|
|
53 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
E |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
53 |
|
|
|
|
|
|
|
|
2 |
|
5 |
50 |
|
|
|
|
|
|
|
|
|
|
|
|
||||
|
|
|
|
|
|
|
|
|
|
|
||||
|
|
|
|
|
|
|
|
|
|
|
|
|
||
|
|
|
|
|
|
|
|
|
|
|
|
|
||
А(8) |
|
|
|
|
|
|
|
|
1 |
|
4 |
51 |
||
|
|
|
|
СС1 |
|
|
||||||||
|
|
|
|
|
|
|
|
7 |
52 |
|||||
|
|
|
|
|
|
|
2 |
|
||||||
|
|
|
|
|
|
Z1 |
|
|
|
|
||||
|
|
|
|
|
|
|
3 |
|
6 |
54 |
||||
|
|
|
|
|
|
С1 |
|
|
||||||
|
|
|
|
|
|
|
4 |
|
1 |
55 |
||||
|
|
|
|
|
|
Z2 |
|
|
||||||
|
|
УУ |
|
|
5 |
|
|
|
||||||
|
|
|
С2 |
|
|
|
|
|||||||
|
|
|
|
|
|
|
6 |
|
|
|
||||
|
|
|
|
|
|
Z3 |
|
|
|
|
||||
|
|
|
|
|
|
|
7 |
|
|
|
||||
|
|
|
|
|
|
С3 |
|
|
|
|
||||
|
|
|
|
|
|
|
|
|
|
ШУ |
|
|||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
DD2 |
||
|
|
|
|
|
|
1 |
|
D |
RG |
|
|
|
|
0 |
|
||
2 |
|
|
0 |
|
|
|
|
|
|||
|
1 |
|
|
||
|
|
||||
3 |
|
|
1 |
|
|
|
2 |
|
|
||
|
|
|
|
||
4 |
|
|
2 |
|
|
|
|
|
|||
|
3 |
|
|
||
|
|
|
3 |
|
|
5 |
|
|
|
||
|
4 |
|
|
||
|
|
4 |
|
||
|
|
|
|
||
6 |
|
|
|
||
|
5 |
|
|
||
|
|
||||
7 |
|
|
5 |
|
|
|
|
|
|||
|
6 |
|
|
||
|
|
||||
8 |
|
|
6 |
|
|
|
|
|
|||
|
7 |
|
|
||
|
|
||||
|
|
|
7 |
|
|
50 |
|
|
|
||
|
|
|
|
||
|
C |
|
|
|
|
|
|
|
|
|
|
51 |
|
|
|
|
|
|
E |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
DD3 |
||
|
|
|
|
|
|
1 |
|
D |
RG |
|
|
|
|
0 |
|
||
2 |
|
|
0 |
|
|
|
|
|
|||
|
1 |
|
|
||
|
|
||||
3 |
|
|
1 |
|
|
|
2 |
|
|
||
|
|
||||
4 |
|
|
2 |
|
|
|
|
|
|||
|
3 |
|
|
||
|
|
||||
|
|
|
3 |
|
|
5 |
|
|
|
||
|
4 |
|
|
||
|
|
|
|
||
6 |
|
|
4 |
|
|
|
5 |
|
|
||
|
|
5 |
|
||
7 |
|
|
|
||
|
6 |
|
|
||
|
|
||||
8 |
|
|
6 |
|
|
|
7 |
|
|
||
|
|
||||
|
|
|
7 |
|
|
52 |
|
|
|
||
|
|
|
|
||
|
C |
|
|
|
|
|
|
|
|
|
|
54 |
|
|
|
|
|
|
E |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
ШД(8)
1
2
3
4
5
6
7
8
1
2
3
4
5
6
7
8
Рис. 5.44 – Фрагмент схемы с шинами
На рисунке 5.44 представлен фрагмент схемы с шинами. Восьмиразрядная однонаправленная шина А(8) приходит из той части схемы, которая невидна. Однонаправленная шина управления (ШУ) формируется из сигналов устройства управления (УУ). Элементы DD1, DD2, DD3 (все с выходами Z) являются источниками и приемниками данных и могут по двунаправленной шине ШД(8) обмениваться данными между собой (за исключением DD1) и другими устройствами, к которым эта шина подключена на другой части схемы. Из DD1 данные по ШД(8) могут быть считаны в DD2 или в DD3. В то же время DD2 и DD3 могут обмениваться данными между собой. Если же в устройстве используются элементы, не имеющие Z-выхода, то применяются специализированные элементы, называемые передатчиками (шинными формирователями), предназначенные для