Практическая работа № 4
Изучение сумматоров, полусумматоров, регистров и счетчиков
Цель работы:
Исследование сумматоров и полусумматоров.
Изучение структуры и исследование работы суммирующих и вычитающих счетчиков, счетчиков с измененным коэффициентом пересчета.
Изучение регистров.
Приборы и элементы:
Генератор слов (панель «Instruments/Word Generator») Логические пробники (панель «Indicators/Red probe») Источник напряжения + 5 В (панель «Basic/Pull-Up Resistor») Земля (панель «Sources/Ground»)
Двухпозиционные переключатели (панель «Basic/Switch»)
Двухвходовые элементы И, И-НЕ, ИЛИ, ИЛИ-НЕ (панель «Logic Gates/2- Input AND, NAND, OR, NOR Gates»)
Сумматор (панель «Digital/Half-Adder») D-триггер (панель «Digital/»)
Декодер (панель «Indicators/Decoded 7 segment display)
Краткие теоретические сведения Сумматоры и полусумматоры
Широкое применение в цифровой технике находят элементы, выполняющие различные арифметические действия. Операция суммирования – базовая арифметическая операция в двоичной алгебре. Поэтому для дальнейшего изучения цифровой техники необходимо исследовать способы получения сумматоров.
Сумматоры по модулю два
Построение двоичных сумматоров обычно начинается с сумматора по модулю 2. Ниже представлена таблица истинности этого сумматора.
Таблица 1 – Таблица истинности сумматора по модулю два
-
Входы
Выход
X
Y
Out
0
0
0
0
1
1
1
0
1
1
1
0
Из
таблицы 1 видно, что логическая функция,
выражающая принцип работы
сумматора по
модулю два,
имеет вид:
F X Y
XY
XY
(1)
и представляет собой описанную ранее (формула 7, Практическая работа
№1) функцию «исключающего ИЛИ».
На рис. 1.1 представлена схемная реализация сумматора по модулю два, составленная по таблице истинности 1. На рис. 1.2 приведено условное обозначение этой же схемы в виде одного элемента – «Исключающего ИЛИ».
Однако представленная схема имеет недостаток, который можно увидеть в таблице 1 – не учет переноса при сложении X 1 и Y 1.
Сумматор по модулю 2 выполняет суммирование без учёта переноса. В обычном двоичном сумматоре требуется учитывать перенос, поэтому требуются схемы, позволяющие формировать перенос в следующий двоичный разряд.
Расширенная схема 2) «Исключающее ИЛИ» Рис. 1 – Сумматор по модулю два
Полусумматоры
Таблица истинности полусумматора приведена ниже.
Таблица 2 – Таблица истинности полусумматора
-
Входы
Выходы
А
В
S
РО
0
0
0
0
0
1
1
0
1
0
1
0
1
1
0
1
На рис. 2 представлена соответствующая схемная реализация полусумматора на базе логических элементов (рис. 2.1) и в виде одного устройства (рис. 2.2).
Расширенная схема 2) Условное обозначение Рис. 2 – Схема полусумматора
Схема полусумматора формирует перенос в следующий разряд (PO), но не может учитывать перенос из предыдущего разряда, поэтому она и на- зывается полусумматором. Для реализации же полного суммирования (пусть пока и одноразрядного) необходимо помимо формирования переноса в сле- дующий разряд учитывать еще и перенос из предыдущего разряда (это нужно для формирования многоразрядных сумматоров).