![](/user_photo/_userpic.png)
Оптимизация кмоп кнс-схемы
Допускаем,
что
,
так как подсхемы p
и n
симметричны.
Зафиксируем
на технологическом минимуме
,
потому что эти транзисторы входя в
некритическую подсхему, так как не
участвуют в функциях задержки. Транзисторы
4 и 5 так же входят в некритическую
подсхему схему, так как сигнал x
и y
предварительно заданы
и под их воздействием схема переключается
на большую глубину, поэтому
.Из рассмотрения исключаются времена
задержек
так как являются заведомо минимальными
из-за того, что параллельное соединение
дает меньшее сопротивление по сравнению
со всеми остальными вариантами.
исключаем
поскольку они и так равны –inf.
Таким
образом, в нашем случае времена задержек
,
достаточно минимизировать значения
трёх функций задержек.
Так
же считаем, что сигналы X
и Y
симметричны, так как предварительно
установлены и имеют одинаковую нагрузку.
Так получаем W1
= W2
,
а значит
.
Определим
переменные оптимизации
,
являющихся переобозначенными значениями
независимых ширин каналов транзисторов
схемы:
Обозначим времена задержек:
Ограничения по площади и на независимые переменные:
Тогда задача оптимизации формулируется так:
Найти значение вектора X, минимизирующее значение целевой функции:
Решение задачи оптимизации
|
|
|
1 |
15 |
15 |
2 |
15 |
15 |
3 |
12 |
12 |
4 |
6 |
6 |
5 |
6 |
6 |
6 |
6 |
6 |
7 |
6 |
6 |
8 |
6 |
6 |
9 |
6 |
6 |
10 |
6 |
6 |
11 |
6 |
6 |
12 |
6 |
6 |
13 |
6 |
6 |
14 |
12 |
12 |
Начальной
точкой следует взять точку, полученную
на этапе экспресс- анализа:
остальные
ширины каналов 6 мкм. При одновременном
увеличении
задержки t2
уменьшается, но при условии
. Увеличение
и
дает также уменьшение задержки
,
причем увеличение
даем большее уменьшение, что значит
должно быть
.
Как
результат максимальная задержка вышла
,
а сумма ширин канало s=228.
Топологический чертеж
В layout editor была разработан топологический чертеж, размер которого 174x92(размер кармана не учитывался.
Рисунок 3. Топологический чертеж
Вывод
В ходе выполнения курсовой работы были получены знания о КМОП транзисторах, выведены формулы времен задержек схем фрагмента, выполнен экспресс анализ характеристик схем, поставлена и решена задача оптимизации.