- •Аннотация
- •Содержание
- •Введение
- •1. Уровни описания электронной аппаратуры
- •2. Обзор HDL
- •2.1. История развития HDL
- •2.2. Варианты использования HDL
- •2.3. Преимущества HDL
- •3. Общие положения
- •3.1. HDL с точки зрения схемотехника
- •3.2. HDL с точки зрения программиста
- •4. Основы языка VHDL
- •4.1. Структура проекта
- •4.2. Сущности и архитектурные тела
- •4.3. Типы данных
- •4.3.1. Предопределённые типы данных
- •4.3.2. Скалярные типы, вводимые пользователем
- •4.3.3. Физические типы
- •4.3.4. Агрегатные типы
- •4.3.4.1. Массивы
- •4.3.4.2. Записи
- •4.3.5. Подтипы
- •4.4. Сигналы и переменные
- •4.5. Атрибуты
- •4.6. Процессы
- •4.7. Последовательные операторы
- •4.7.1. Операторы присваивания
- •4.7.2. Оператор условия и оператор выбора
- •4.7.3. Оператор ожидания
- •4.7.4. Операторы повторения
- •4.7.5. Операторы проверки
- •4.8. Параллельные операторы
- •4.8.1. Параллельное присваивание
- •4.8.2. Оператор блока
- •4.9. Разрешение сигналов и шины
- •4.10. Подпрограммы
- •4.11. Структурное представление проекта
- •4.12. Настройка и конфигурирование компонентов
- •4.13. Пакеты
- •Литература
- •Приложение 1. Алфавит моделирования
допустимых алфавитов представления сигналов на основе их декларации как данных перечислимого типа, а также определяют правила их преобразования.
Среди средств представления поведения системы в реальном времени следует отметить средства представления параллелизма в реальной системе:
9понятие сигнала, как единицы передаваемой информации между параллельно работающими компонентами;
9так называемые параллельные операторы, отражающие непосредственное взаимодействие компонентов;
9понятие процесса, как совокупности действий, инициируемой изменениями сигналов.
При моделировании параллельный оператор интерпретируется таким образом, что он исполняется при любом изменении сигналов, являющихся его аргументами, точнее, при обработке реакции на соответствующее событие. Отметим, что моделирование на основе VHDL-описания должно выполняться на базе дискретной событийной модели. Кроме средств описания параллельных процессов определены конструкции, явно указывающие поведение объекта проектирования во времени — выражения задержки after, оператор приостановки wait и ряд других.
Средства структурного представления проекта включают оператор вхождения компонента (Component Instance Statement), задающий тип включаемых в устройство структурных компонентов и способы их соединений, декларации конфигурации (Configuration Declaration) с помощью которых можно выбирать вариант реализации включаемого компонента, и ряд других конструкций языка.
Из представленного обзора можно видеть, что VHDL (и другие HDL) представляет собой развитую алгоритмическую систему, позволяющую описывать разнообразные структуры и явления в информационных системах.
4. Основы языка VHDL
4.1. Структура проекта
Проект в системе проектирования на основе VHDL представляется совокупностью иерархически связанных текстовых фрагментов, называемых проектными модулями. Различают первичные и вторичные проектные модули, при этом:
<первичный модуль>::= <декларация сущности> | <декларация пакета>
| <декларация конфигурации>
<Вторичный модуль>::= <архитектурное тело> | <тело пакета>
Декларация сущности (entity) определяет имя проекта и его интерфейс, т.е. порты и параметры настройки. Архитектурное тело сущности описывает тем или иным образом функционирование устройства и (или) его структуру.
11
Каждой сущности сопоставляется одно или несколько архитектурных тел. Несколько вторичных модулей, соответствующих одному первичному, составляют набор возможных альтернативных реализаций объекта, представленного первичным модулем. Например, одной сущности может соответствовать несколько архитектурных тел, отличающихся степенью детализации описания и даже алгоритмом преобразования данных.
Первичные и соответствующие им вторичные модули могут сохраняться в различных файлах или записываться в одном файле. Важно лишь, чтобы они были скомпилированы в общую проектную библиотеку, причём первичный модуль компилируется раньше подчинённого ему вторичного. При записи первичного и вторичного модулей в одном файле первичный модуль записывается ранее соответствующего ему вторичного.
Типовой текст программы на VHDL имеет следующую структуру:
<VHDL-программа>::=
{
{<объявление библиотеки>} {<объявление использования>} <первичный модуль>
}
{<вторичный модуль>}
<объявление библиотеки>::= library <имя библиотеки>; <объявление использования>::=
use <имя библиотеки>.<имя пакета>.<имя модуля>;
Иными словами, текст представляет собой произвольный набор первичных и вторичных модулей, причём каждому первичному модулю может предшествовать указание на библиотеки и пакеты, информация из которых требуется для построения этого модуля. После этого необходимо указать, что они будут использованы при помощи соответствующего объявления. В качестве имени модуля часто употребляют all — в этом случае будут использованы все имеющиеся модули. Отметим, что даже если несколько первичных модулей ссылаются на одни и те же библиотеки и модули, декларация использования должна предшествовать каждому первичному модулю в отдельности.
4.2. Сущности и архитектурные тела
Синтаксис декларации сущности имеет вид:
<Декларация сущности>::= entity <имя проекта> is
[<объявление параметров настройки>] [<объявление портов>] [<раздел деклараций>]
[begin <раздел опреаторов>] end [entity] <имя проекта>;
<объявление параметров настройки>::= generic (<имя>:<тип> [:=<выражение>] {;<имя>:<тип> [:=<выражение>]});
<объявление портов>::=
port (<имя>:<режим> <тип> [:=<выражение>] {;<имя>:<режим> <тип> [:=<выражение>]};
<режим>::= in | out | inout
12
Объявление параметров настройки включается в декларацию сущности для создания проектов, которые предполагается использовать как фрагменты в различных других проектах, причём возможна модификация некоторых свойств данного компонента, точнее выбор параметра из множества значений, определённого типом.
Определение портов задаёт имена входных (in), выходных (out) и двунаправленных (inout) линий передачи информации и тип данных, передаваемых через порты. Объявление портов, как следует из представленных правил синтаксиса, не обязательно. Возникает вопрос: зачем может понадобится устройство, не имеющее входов и выходов? Оказывается, такая конструкция позволяет эффективно сочетать описание собственно проектируемого устройства и алгоритм его тестирования.
Для параметров и входных портов можно задавать значения по умолчанию. Они принимаются, если соответствующим единицам информации не присвоены другие значения в модулях высшего уровня иерархии.
Раздел деклараций сущности имеет такое же содержание т такой же смысл, что и раздел деклараций архитектурного тела (см. ниже) — объявляются локальные типы данных, подпрограммы, сигналы и т.п. При этом объявленные объекты доступны во всех архитектурных телах, подчинённых этой сущности.
Раздел операторов сущности может содержать только весьма ограниченный набор служебных операторов, которые на практике применяются редко. Поэтому обычно этот раздел остаётся пустым.
Архитектурные тела представляют содержательное описание проекта. Архитектурное тело в некотором смысле подчинено соответствующей сущности. Различают структурные архитектурные тела (описывают проект в виде совокупности компонентов и их соединений), поведенческие архитектурные тела (описывающие проект как совокупность исполняемых действий) и смешанные тела. Формальны признаков, по которым тело можно было бы отнести к тому или иному типу, не существует — речь идёт скорее не о чёткой классификации, а о стилях описания, для каждого из которых характерными являются определённые операторы и которые лучше отражают разные аспекты одного и того же объекта (структурный и поведенческий соответственно).
Определены следующие правила записи архитектурных тел:
<Архитектурное тело>::=
architecture <имя архитектуры> of <имя сущности> is <раздел деклараций>
begin
<раздел операторов>
end [architecture] <имя архитектуры>;
Здесь имя архитектуры — это любое индивидуальное имя проектного модуля. Имя сущности задаёт первичный модуль, которому подчиняется архитектурное тело. В разделе деклараций объявляются локальные для этого модуля информационные единицы — типы данных, сигналы, подпрограммы и т.д. Раздел операторов описывает правила функционирования и (или) конструирования устройства в терминах языка.
13
