3564
.pdfU |
/ |
U |
др вых. |
/ К |
i |
I |
кп |
R |
к |
/ К |
i |
, |
|
др |
|
|
|
|
|
|
где I кп - изменение коллекторного тока; Rк коллекторное
сопротивление.
Если входное напряжение усилителя равно нулю, то суммарное напряжение выходного дрейфа будет равно:
U |
др.вых |
U |
др1 |
К |
К |
К |
3 |
U |
др2 |
К |
К |
3 |
U К |
, |
|
|
1 |
2 |
|
|
2 |
|
др3 |
3 |
где К1, К2, К3 - коэффициенты усиления по напряжению соответственно 1го ,2го ,3го каскадов.
Для приведенного выражения справедливо неравенство:
К1К2К3>>К2К3>>К3.
Если принять, что приведенное напряжение дрейфа Uдр для
всех каскадов одинаково, то из выражения можно сделать вывод, что максимальное влияние на дрейф выходного напряжения усилителя оказывает его первый каскад. Физически это очевидно, так как дрейф первого каскада действует непосредственно на входе усилителя и воспринимается как изменение входного сигнала. Поэтому в усилителях постоянного тока в первую очередь необходимо максимально увеличивать коэффициент усиления первого каскада при максимальном уменьшении его дрейфа.
Величина дрейфа нуля одиночного каскада может быть уменьшена введением в него цепи ООС включением эмиттерных резисторов, однако это приводит к уменьшению коэффициента усиления. Следует отметить, что, так как напряжение приведенного дрейфа действует непосредственно на входе усилителя, то оно складывается с входным сигналом. Поэтому на входе невозможно выяснить, какая часть сигнала обусловлена изменением входной информации, а какая обусловлена дрейфом усилителя. Следовательно, с точки зрения уменьшения искажения входного сигнала необходимо стремиться к тому, чтобы полезная составляющая этого сигнала всегда была существенно больше составляющей приведенного дрейфа.
При проектировании усилителей постоянного тока используются два основных способа уменьшения приведенного дрейфа нуля усилителя:
213
1)уменьшение величины влияющих на усилитель внешних дестабилизирующих факторов;
2)снижение чувствительности усилителя к воздействию внешних дестабилизирующих факторов.
В схемах УПТ применяется чередование транзисторов p-n-p
иn-p-n для обеспечения согласования уровней напряжения соединяемых каскадов. В эмиттерную цепь первого транзистора включен стабилитрон для увеличения коэффициента усиления по напряже-
нию. Отрицательная обратная связь на резисторах Rос и R1 обеспечивает стабилизацию режимов работы транзисторов в УПТ (рис
2.89).
Рис. 2.89
Приведенное значение ко входу температурного дрейфа такого усилителя при изменении температуры на 10С
Едр.вх. min Е 2.2 мВ/Со.
2.8.3. УПТ на основе дифференциальных усилительных каскадов
Для уменьшения дрейфа нуля в УПТ широко применяются дифференциальные усилительные каскады. Свое название они получили потому, что они усиливают только дифференциальный (разностный) сигнал, т.е. разность напряжений сигнала между первым и вторым входами. Разность Uвх1-Uвх2 будет наибольшей, если Uвх1 ,Uвх2 противоположны по фазе.
По структуре такой каскад, по существу, состоит из двух каскадов, у которых используется общий эмиттерный резистор
214
(рис. 2.90). Элементы схемы образуют мост, в одну диагональ которого включен источник питания с напряжением Uп, а в другую – сопротивление нагрузки Rн. Условие баланса моста, при котором
Uвых=0:
U a |
U n RVT1 |
U b |
U n RVT 2 , |
||||
RVT1 |
Rk1 |
RVT 2 |
Rk 2 |
|
|||
|
|
из выражения определяем
RVT 1RK 2 RVT 2 RK1 .
При изменении выходных сопротивлений RVT1 и RVT2 под воздействием входных напряжений Uвх1 и Uвх2 происходит нарушение баланса моста, что вызывает появление выходного напряжения Uвых, пропорционального разбалансу. На рис. 2.90а показана схема подачи и съема напряжения с дифференциального усилительного каскада, а на рис. 2.90б эквивалентная мостовая схема дифференциального усилителя. Если элементы схемы (рис. 2.90) полностью идентичны, выходное напряжение не изменяется под действием различных дестабилизирующих факторов, так как
Uвых а |
b Un |
|
RVT1 |
|
RVT 2 |
, |
|||||
R |
RK1 |
R |
R |
||||||||
|
|
|
|
|
VT1 |
|
|
|
VT 2 |
K 2 |
|
и если мост сбалансирован, т.е. |
|
|
|
|
|
|
|
|
|||
|
RVT1 |
|
|
RVT 2 |
|
0 , |
|
|
|||
|
RVT1 |
RK1 |
|
RVT 2 |
RK 2 |
|
|
||||
|
|
|
|
|
то любые изменения напряжения питания не вызовут изменений выходного напряжения.
Напряжение Uвых можно определить через коллекторные то-
ки:
U вых I k1 Rk1 I k 2 Rk 2 .
Если параметры транзисторов идентичны, то изменение температуры приведет к одинаковым изменениям коллекторных токов обоих транзисторов. В результате абсолютное значение выходного напряжения остается неизменным.
215
При анализе работы дифференциального усилителя, кроме дифференциального сигнала, рассматривают синфазный сигнал.
Если Uвх1 и Uвх2 имеют одинаковую фазу, то такой сигнал называется синфазным. При подаче на симметричный вход, между точками 1 и 2 синфазного сигнала, у которого Uвх1=Uвх2, разность Uвх1 и Uвх2 равна нулю и напряжение на выходе между точками 3 и 4 равно нулю. Эта особенность дифференциального каскада подавлять синфазный сигнал является важным преимуществом по сравнению с другими каскадами, т.к. в основном помехи представляют синфазный сигнал, также как и напряжение дрейфа обоих его плеч, а поэтому дифференциальный каскад способен их сильно подавлять.
а) |
б) |
Рис. 2.90.
Дифференциальный усилительный каскад выполнен на биполярных транзисторах VT1 и VT2 n-p-n типа, сопротивления резисторов в цепи коллекторов Rк1=Rк2. В цепь баз транзисторов, представляющие несимметричные входы подаются два источника сигнала Uвх1 и Uвх2, приемник сигнала, сопротивление нагрузки Rн, включается между коллекторами транзисторов — симметричный выход.
Рассмотрим режим работы дифференциального каскада, когда Uвх1=Uвх2=0, т.е. при коротком замыкании входов (режим покоя). В этом случае напряжения Uбэn на p-n переходе между базой и эмиттером транзисторов одинаковы и поэтому их режимы будут мало отличаться. Если под действием таких факторов как нагрев, изменения напряжения питания возрастут токи эмиттера Iэ1п и Iэ2п, а
216
соответственно и токи коллектора Iк1п, Iк2п, то напряжение на p-n переходе Uбэn на базе относительно эмиттера уменьшится, т.к. уменьшится напряжение на коллекторе, а напряжение на сопротивлении Rэ увеличится, поэтому эмиттерные токи уменьшатся, в связи с этим уменьшатся и коллекторные токи. Таким образом напряже-
ние на сопротивлении Rн не будет изменяться Uвых.п=Rк1∙Iк1п Rк2∙Iк2п, т.е. будет стабилизировано. Любые одинаковые изменения напря-
жения в одноименных плечах каскада не изменяют напряжения Uвыхп, т.е. дрейф нуля. Свойства дифференциального каскада зависят от способа подачи сигналов на его вход и способа снятия сигнала с выхода. (рис. 2.90а)
2.8.4. Основные принципы работы дифференциальных усилительных каскадов при различных способах подачи и съема сигнала
Сигнал можно подать на вход ДК следующими тремя способами:
1вх. между точками 1 и 2 (симметричный входной сигнал); 2вх. между точками 1 и 0 (несимметричный входной сигнал); 3вх. между точками 0 и 2 (также несимметричный входной
сигнал).
Сигнал с выхода каскада можно снимать тремя способами: 1вых. между точками 3 и 4 (симметричный выходной сигнал); 2вых. между точками 3 и 0 (несимметричный выходной сиг-
нал);
3вых. между точками 0 и 4 (несимметричный выходной сиг-
нал).
Симметричный вход и симметричный выход. Для диф-
ференциального симметричного сигнала (для полной симметрии средняя точка генератора должна быть заземлена) ДУ представляет собой два каскада ОЭ, объединенных общим сопротивлением Rэ. При симметричной подаче полезного сигнала Uвх на входы 1 и 2, сигналы распределяются поровну между этими входами, поэтому можно считать, что на вход 1 действует напряжение
U |
|
Uвх |
, а на входе 2 |
U |
|
Uвх |
. |
|
вх1 |
вх 2 |
|
||||||
2 |
2 |
|||||||
|
|
|
|
|||||
|
|
|
|
|
|
217
При приложении симметричного сигнала Uвх между входами транзисторов VT1 и VT2 входные напряжения получают одинаковые приращения разных полярностей в результате ток коллектора одного транзистора увеличивается на Iк, а другого уменьшится на столько же. При этом результирующий ток через резистор Rэ останется без изменения, постоянным будет и падение напряжения на нем. Следовательно, резистор Rэ в данном случае не влияет на усиление дифференциального сигнала.
В этом случае дифференциальный усилительный каскад (ДУ) (рис. 2.91а) можно представить в виде двух каскадов ДУ с ОЭ (рис. 2.91б). На рис. 2.91в приведена эквивалентная схема одной половины дифференциального каскада.
в)
Рис. 2.91
Приращения коллекторного напряжения каждого из транзисторов схемы определяются коэффициентом усиления каскада с ОЭ по напряжению без обратной связи.
Коэффициент усиления по напряжению каскада с ОЭ можно найти по формуле
218
|
|
КUЭ |
U вых |
|
|
|
|
|
|
iб h21э Rк |
|
|
|
h21э Rк |
|
|
|
|
|
||||||||||||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
. |
|
|
|
|
|
|
|||||||
|
U |
|
|
|
i |
1 |
|
R h |
|
|
R / 2 h |
|
|
|
|
|
|||||||||||||||||
|
|
|
|
|
|
вх |
|
2 |
|
|
|
|
|
|
|
|
|||||||||||||||||
|
|
|
|
|
|
|
|
|
|
б |
|
r |
11э |
|
|
|
r |
|
11э |
|
|
|
|
|
|||||||||
|
|
Приращения коллекторных напряжений на транзисторах |
|
|
|||||||||||||||||||||||||||||
VT1 и VT2 будут: |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|||||||
|
|
|
|
|
|
U вх |
|
|
|
|
|
|
|
|
|
U вх |
), |
где Кuэ |
|
|
|
h21ЭRк |
. |
|
|
|
|
||||||
|
U к1д |
К uэ |
|
; U |
|
КUэ ( |
|
|
|
|
|
|
|
|
|
|
|
|
|||||||||||||||
|
|
К 2д |
|
|
|
Rr / 2 h11Э |
|
|
|
|
|||||||||||||||||||||||
|
|
2 |
2 |
|
|
|
|
|
|
||||||||||||||||||||||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
||||||||
|
|
Определим коэффициент усиления по напряжению диффе- |
|
|
|||||||||||||||||||||||||||||
ренциального сигнала |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
||||||||||
K |
|
|
Uвых |
; |
U |
|
|
|
|
U |
|
|
|
|
U |
|
|
К |
|
( |
Uвх |
|
Uвх |
) К |
|
U |
|
, |
|||||
uд |
|
вых |
|
к1д |
|
|
|
к 2д |
UЭ |
|
|
UЭ |
вхд |
||||||||||||||||||||
|
Uвхд |
|
|
|
|
|
|
|
|
|
2 |
2 |
|
|
|
|
|||||||||||||||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|||||||||
|
|
|
|
|
|
|
|
|
|
Кuд |
|
|
|
Кuэ Uвхд |
Кuэ . |
|
|
|
|
|
|
|
|
|
|||||||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|||||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
Uвых |
|
|
|
|
|
|
|
|
|
||||||||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
Выходное сопротивление каскада с ОЭ можно определить на основании эквивалентной схемы (рис. 2.92 ) при нулевом входном сигнале, подав на выходные зажимы переменное напряжение
Uвых.
Рис. 2.92
Считаем, что ток коллектора, ответвляющийся в цепь базы ничтожно мал, поэтому выходной ток распределяется по двум параллельным ветвям, одна из которых содержит резистор Rк, а другая rэ и r*к. Так как r*к>> rэ, Rк, получим
Rвых э= Uвых r*к||Rк=Rкr*к/(Rк+r*к) Rк.
iвых
219
Так как, ДУ представлено в виде двух каскадов, то его выходное сопротивление, если пренебречь сопротивлением коллекторного перехода, в два раза выше, чем каскада с ОЭ:
Rвых 2Rк.
Входное сопротивление для разностного сигнала (дифференциальное сопротивление каскада) так же в два раза больше, чем у каскада с ОЭ.
Входное сопротивление каскада с ОЭ определяется из его эквивалентной схемы (рис.2.91в).
Так как входное напряжение Uвх складывается из падений напряжений на сопротивлении rб и rЭдиф, то можно записать так:
Uвх=U rб+Urэ=iб rб+rЭ (1+h21э) iб,
Rвх= |
Uвв iб rб |
rэ(1 h21э) |
rб |
rэ диф(1 h21э) . |
|||
|
|
|
|
||||
iб |
iб |
||||||
|
|
|
Таким образом, входное сопротивление для ДУ:
Rвх=2 rб+rЭ диф (1+h21э) =2h11э.
Входное сопротивление ДУ невелико и для его повышения можно включить в цепь эмиттера каждого транзистора равные по значению сопротивления резисторы R0 так, чтобы rЭ диф= rЭ диф+R0 . Снижение коллекторных токов также увеличивает rЭ диф, но при этом уменьшается коэффициент усиления.
При подключении нагрузки Rн к точкам 3 и 4 средняя точка будет всегда иметь нулевой потенциал, так как потенциалы симметричных точек Rн изменяются на одно и тоже значение, но в противоположном направлении.
Поэтому каждый из каскадов ОЭ симметричной балансной схемы будет нагружен на резистор R2н , при этом дифференциаль-
ный коэффициент усиления определяется
220
|
h |
(R || |
Rн |
) |
|
|
|
|
. |
||||
Кд |
21э |
к |
2 |
|
||
|
|
|
|
|||
Rr / 2 |
h11э |
|
||||
|
|
Как видно из формулы, дифференциальный коэффициент при подключении нагрузки уменьшается.
Так как действие синфазного сигнала приводит к одинаковому изменению коллекторных токов и напряжений транзисторов, то коллекторы транзисторов в схеме (рис. 2.91а) можно объединить, представив работу каскада эквивалентной схемой (рис. 2.93б).
а) |
б) |
Рис. 2.93
Тогда из эквивалентной схемы (рис. 2.93б) коэффициент усиления синфазного сигнала будет равен:
|
|
U к.сф |
|
iк |
Rк |
|
|
h21Э |
iб |
Rк |
|
|
К |
|
|
2 |
|
|
2 , |
||||||
|
|
|
|
|
|
|
||||||
|
|
|
|
|
|
|
|
|
|
|
|
|
|
и.сф |
Uвх.сф |
|
iб Rвх.сф |
|
iб |
Rвх.сф |
|||||
|
|
|
|
где Rвх.сф - входное сопротивление схемы для синфазных сигналов, которое также найдем из эквивалентной схемы (рис. 2.93б)
R |
rб |
h |
(rэ |
R ) . |
вх.сф |
2 |
21э |
2 |
э |
Так как
Rэ rэ,h21э Rэ rб , то Rвх.сф h21э Rэ .
Подставим значение Rвх.сф в выражение, получим
221
Ки.сф |
Rк |
|
2Rэ |
||
|
Для оценки степени усиления дифференциального и синфазного сигналов применяют коэффициент подавления синфазного входного напряжения Кп.сф. Отношение коэффициента усиления дифференциального сигнала Кд к коэффициенту усиления синфазного сигнала Кс называется коэффициентом подавления синфазных сигналов Кп.сф (КООС):
Kп.сф |
Кд |
|
Кс |
||
|
Значения коэффициента подавления достигают 10000 – 100000, т.е.
80 100 дБ.
Чем выше входное сопротивление дифференциального каскада, тем меньше входной ток синфазного сигнала, тем меньше изменения выходных напряжений Uвых1 и Uвых2. Для повышения входного сопротивления каскадного входа синфазному сигналу необходимо увеличивать Rэ. Однако Rэ нельзя брать слишком большим, т.к. через этот резистор проходит ток покоя обоих транзисторов и при чрезмерно большом Rэ падение напряжения питания будет чрезмерно велико. Для устранения этого недостатка вместо резистора Rэ включают транзистор по схеме с ОЭ, у которого сопротивление переменному току много больше сопротивления постоянному току (рис. 2.94).
Такая схема называется генератором стабильного тока (ГСТ). Основным функциональным звеном, обеспечивающим в ГСТ определенное и стабильное значение выходного тока I0 и высокоомное сопротивление является выходная цепь транзистора VT3, включенного по схеме ОЭ или ОИ.
222