2746

кость наностровка. В этом случае электроны не могут туннелировать через потенциальные барьеры, а значит, электрический ток стока равен нулю. Транзистор закрыт или находится в состоянии кулоновской блокады электрического тока.

Когда UО ≥ UК, энергетическая диаграмма имеет вид, представленный на рис. 2.2, в. Видно, что электроны туннелируют через потенциальные барьеры, в результате чего через транзистор течет ток, приблизительно пропорциональный напряжению U. Транзистор открыт или находится в проводящем состоянии.

Вольтамперные характеристики одноэлектронного тран-

зистора при UЗ = 0 (1) и UЗ ≥ UЗО (2) показаны на рис. 2.2, г. Здесь UЗО − потенциал UЗ, который обеспечивает равенство UО

= UК, называют потенциалом открывания транзистора и, используя формулы (2) и (8), рассчитывают как

На ВАХ ток является средним по времени, хотя в действительности он пульсирует, принимая значение порядка 10-8 А. Напряжение Uр представляет собой рабочее напряжение величиной порядка десятков-сотен милливольт.

Области значений напряжений U и U3, при которых наблюдается кулоновская блокада, можно видеть на рис. 2.2, д, где наклонные линии соответствуют пороговым напряжениям.

Одноэлектронные транзисторы благодаря короткому времени переключения (~10-11 с) перспективны для создания на их основе различных быстродействующих электронных схем.

Границы практических применений могут быть расширены при использовании одноэлектронных транзисторов с квантово-размерным наноостровком, схематическое изображение (а), эквивалентная схема (б) и условные обозначения в горизонтальном (в) и вертикальном (г) положениях которого показаны на рис. 2.3.

31

а)

б)

Рис. 2.3. Одноэлектронный транзистор с квантово-размерным наноостровком

32

Как следует из анализа эквивалентной схемы таких транзисторов (2.3, б), потенциал наноостровка при отсутствии на нем избыточных электронов записывается в виде

Следовательно, при условии, что емкости СОС, СИО, С31 и С32 имеют один и тот же порядок величины и не изменяются, потенциал в значительной степени определяется напряжениями

U, U31 и U32.

Когда потенциалы U = UЗ = UO = 0, энергетические

уровни EФИ = EФС = ∆, где ∆ = (E1 + E2)/2, E1 и E2 − соответственно наиболее высокий из занятых электронами и наиболее

низкий из не занятых электронами разрешенные энергетические уровни в НО (рис. 2.4, а). Ток через транзистор не протекает.

а)

Рис. 2.4. Энергетические диаграммы одноэлектронного транзистора с квантово-размерным наноостровком при eUО = 0

(а), eUО < (E1 − E2)/2 (б) и eUО = (E1 − E2)/2 (в);

ВАХ одноэлектронного транзистора с квантово-размерным наноостровком (г)

33

б)

в)

г)

Рис. 2.4. Энергетические диаграммы одноэлектронного транзистора с квантово-размерным наноостровком при eUО = 0

(а), eUО < (E1 − E2)/2 (б) и eUО = (E1 − E2)/2 (в);

ВАХ одноэлектронного транзистора с квантово-размерным наноостровком (г) (продолжение)

34

При U > 0 и UЗ > 0, согласно (10), потенциал UО > 0. Уровень EФС понижается на величину eU, а уровни E1 и E2 − на величину eUО. Если eUО < ∆, на наноостровке не находится разрешенного энергетического уровня, совпадающего с уровнем EФИ (рис. 2.4, б). Поэтому туннелирование электронов через двойной потенциальный барьер не происходит и ток стока равен нулю. Транзистор закрыт. Если eUО = ∆, на наноостровке существует энергетический уровень, который соответствует энергетическому уровню EФИ (рис. 2.4, в). В связи с этим через двойной потенциальный барьер становится возможным резонансное туннелирование электронов, приводящее к возникновению электрического тока стока, пропорционального напряжению U. Транзистор является открытым.

Зависимость i(UЗ) при U = const приведена на рис. 2.4, г. Видно, что транзистор открывается при определенном значении потенциала на затворе.

2.1.2. Одноэлектронные логические элементы

Электрическая схема логического элемента «НЕ» (инвертора) показана на рис. 2.5, а.

а)

Рис. 2.5. Электрическая схема (а) и временные диаграммы сигналов на входе (б) и на выходе (в) одноэлектронного логического элемента «НЕ»

35

б)

в)

Рис. 2.5. Электрическая схема (а) и временные диаграммы сигналов на входе (б) и на выходе (в) одноэлектронного логического элемента «НЕ» (продолжение)

Основу такого логического элемента составляют два одноэлектронных транзистора ОЭТ1 и ОЭТ2. На один из затворов ОЭТ1 подают такое постоянное напряжение Up, чтобы транзистор имитировал поведение КМДП транзистора p-типа, то есть закрывался при подаче на другой затвор положительного напряжения. В то же время на один из затворов ОЭТ2 подают такое напряжение Un, чтобы транзистор имитировал поведение КМДП транзистора n-типа, то есть открывался при подаче на другой затвор положительного напряжения.

Когда напряжение на входе инвертора Uвх близко к нулю (логический нуль), транзистор ОЭТ2 закрыт, а транзистор ОЭТ1 открыт и соединяет выход инвертора с источником питания. На выходе инвертора имеет место напряжение Uвых, близкое к напряжению источника питания E (логическая единица). При напряжении Uвх, соответствующем логической единице, транзистор ОЭТ1 закрыт, в то время как транзистор ОЭТ2 открыт и соединяет выход элемента с общим проводом. На выходе устанавливается логический нуль.

Временные диаграммы сигналов на входе и выходе инвертора показаны на рис. 2.5, б и 2.5, в соответственно.

36

На рис. 2.6, а приведена схема логического элемента «ИЛИ-НЕ», собранного на одноэлектронных транзисторах.

а)

б)

в)

Рис. 2.6. Электрическая схема (а) и временные диаграммы сигналов на входах А (б) и В (в) и на выходе (г)

одноэлектронного логического элемента «ИЛИ-НЕ

37

г)

Рис. 2.6. Электрическая схема (а) и временные диаграммы сигналов на входах А (б) и В (в) и на выходе (г)

одноэлектронного логического элемента «ИЛИ-НЕ» (продолжение)

Здесь транзисторы ОЭТ1 и ОЭТ2 имитируют поведение КМДП транзисторов p-типа, а транзисторы ОЭТ3 и ОЭТ4 – поведение КМДП транзисторов n-типа. Через CН обозначена емкостная нагрузка на элемент.

При подаче на один из входов А или В сигнала логической единицы транзистор ОЭТ1 или ОЭТ2 закрывается, а транзистор ОЭТ3 или ОЭТ4 открывается. На выходе устанавливается сигнал логического нуля. Если на оба входа подать сигналы логического нуля, транзисторы ОЭТ1 или ОЭТ2 откроются, а транзисторы ОЭТ3 или ОЭТ4 закроются. На выходе установится логическая единица. Таким образом, осуществляется ло-

_____

гическая функция ИЛИ-НЕ ( AVB). В литературе встречаются также другие названия этой функции − отрицание дизъюнкции и NOR.

Временные диаграммы сигналов на входах и выходе одноэлектронного логического элемента «ИЛИ-НЕ» показаны на рис. 2.6, б-г. Сигнал на выходе высокий лишь тогда, когда на всех входах действуют сигналы логического нуля.

Схема, реализующая логическую операцию И-НЕ, представлена на рис. 2.7, а.

38

а)

б)

в)

г)

Рис. 2.7. Электрическая схема (а) и временные диаграммы сигналов на входах А (б) и В (в) и на выходе (г) одноэлектронного логического элемента «И-НЕ»

39

При наличии сигнала логического нуля на одном из входов элемента, например А, транзистор ОЭТ4 закрыт, тогда как транзистор ОЭТ1 открыт и соединяет выход элемента с источником питания. Сигнал на выходе элемента соответствует логической единице. Такой же результат имеет место в случае логического нуля на входе В. В случае, если на обоих входах действуют сигналы логической единицы, транзисторы ОЭТ1 и ОЭТ2 закрыты, а транзисторы ОЭТ3 и ОЭТ4 открыты, что обеспечивает получение на выходе сигнала логического нуля.

_____

Так логический элемент выполняет функцию И-НЕ ( AB , отрицание конъюнкции).

Временные диаграммы логического элемента «И-НЕ» продемонстрированы на рис. 2.7, б-г. На выходе сигнал низкий, когда на входах А и В действуют сигналы логической единицы, и высокий, когда хотя бы на одном входе действует сигнал логического нуля.

На основе описанных выше логических схем можно реализовать любую логическую функцию. Плотность интеграции ОЭТ в логических схемах может быть очень высокой и превышать миллиард штук на 1 мм2 при размерах одного ОЭТ порядка 10 х 10 нм, а потребляемая всеми ими мощность − не больше 10 мВт.

2.1.3. Одноэлектронные клеточные автоматы

Одноэлектронные клеточные автоматы представляют собой логическую сеть из одинаковых элементов, каждый из которых может переходить из одного состояния в другое в зависимости от состояний соседних элементов. Структура простейшего элемента логической сети показана на рис. 2.8, а.

40