3. Системный контроллер
Системный контроллер (СК) ВК28 (рис. 3.1) состоит из 8-разрядного двуна правленного буфера шины данных (БШД) повышенной нагрузочной способности, буферного регистра для слова состояния процессора (SW) и комбинационной схе мы (Логика).
Двунаправленный БШД обеспечивает выход DB7 - DB0 со стороны систем ной магистрали с током нагрузки до 10 мА и емкостью нагрузки до 100 пФ, а также изолирует шину данных МП D7 - D0 от системной. Задержка, вносимая формирова телем в шину данных, не превышает 40 нс. Формирователь выполнен по схеме
стремя состояниями.
Всостав контроллера входит регистр-защелка, который по стробу STSTB фиксирует слово состояния SW, выдаваемое МП в начале каждого машинного цик ла. Слово состояния процессора определяет тип текущего машинного цикла, в за висимости от которого логическая схема контроллера формирует один из пяти ин версных управляющих стробов системной магистрали: MEMR, MEMW, I/OR, I/OW, INTA.
Рис. 3.1. Структурная схема системного контроллера
Строб INTA обычно используется для выбора порта вектора прерывания, изолированного от пространства ввода/вывода. В МПС, где требуется только один вектор прерываний, устройство СК может автоматически в необходимый момент времени выдать команду RST7 на шину данных Р 7 - Do без каких-либо дополни тельных логических схем. Для этого выход INTA следует соединить с источником питания +12 В через резистор сопротивлением 1 кОм.
Трехстабильные выходные буферы шины данных и управляющих сигналов открываются асинхронно входным сигналом BUSEN. При BUSEN= 1буферы на ходятся в состоянии с высоким выходным сопротивлением.
4.Шинные формирователи
ВМПС с магистральной организацией возникает необходимость объединять модули системы общими линиями связи, причем нагрузочная способность выход ных линий МП, как правило, невелика. Для увеличения нагрузочной способности линий МП и для подключения большого количества внешних устройств к магист ралям (особенно это относится к ШД) используются специальные ИМС магист ральных усилителей - шинные формирователи (ШФ).
Принцип построения схем, позволяющих отключать нагрузку, который ис пользуется не только для ШД, но и в портах, и в шинных буферах МП, рассмотрим на примере буферного усилителя транзисторно-транзисторной логики.
5 в
Рис. 4.1. Схема магистрального усилителя ТТЛ
На рис. 4.1 представлена принципиальная схема магистрального усили теля, которая часто называется схемой с тремя состояниями. Здесь при нулевом сигнале на управляющем входе V усилитель передает входную переменную X на выход У с инверсией. При V = 1транзистор Т5, включенный параллельно
странзистором Т2, откроется, шунтируя транзистор Т2, и сформирует в точке
Кпотенциал, близкий к нулю. В результате этого выходные транзисторы ТЗ и Т4 окажутся в режиме отсечки. Выход Y перейдет в высокоимпедансное со стояние «не 0, не 1», которое обозначают как Z-состояние.
Свойство схемы отключаться от нагрузки под воздействием управляющего сигнала V используется для построения магистральных связей.
Функциональная схема ШФ (К589АП16) приведена на рис. 4.2.
Рис. 4.2. Функциональная схема ШФ К589АП16
DI (3-0) - параллельная 4-разрядная входная шина данных;
DO (3-0) - параллельная 4-разрядная выходная шина данных;
DB (3-0) - параллельная 4-разрядная двунаправленная шина данных; DCE - вход управления выдачей информации;
CS - вход выборки кристалла.
В качестве ШФ, или регистра-защелки, для однонаправленных магистралей может служить буферный регистр ИР82/ИР83, выполненный по биполярной технологии. На рис. 4.3 представлена схема регистра ИР82, в отличие от кото рого регистр ИР83 имеет инверсную выходную шину.
Основой схемы является 8-разрядный регистр-защелка со статическим синхровходом STB (Strobe).
Запись данных в регистр разрешена при STB = 1. В противном случае ре гистр находится в режиме хранения. На выходе регистра имеется трехстабиль ный буфер, управляемый сигналом ОЕ (Output Enable). Буфер обеспечивает выходной ток до 32 мА и емкость нагрузки до 300 пФ. Если управляющий сиг нал ОЕ активен, то данные регистра передаются на выход микросхемы. При ОЕ = 1 выходной буфер закрыт и находится в высокоомном состоянии.
Для организации 8-разрядных двунаправленных магистралей можно при менять разработанные ШФ типа ВА86/ВА87, которые по нагрузочной способ ности одинаковые с АП16/АП26, но имеют большую разрядность.
5. Программируемый периферийный адаптер
Появление программируемых периферийных адаптеров (ППА) привело к тому, что проектирование средств, обеспечивающих подключение перифе рийных устройств к интерфейсу, сместилось из облаете разработки аппаратуры в область разработки программного обеспечения.
Изменение методов проектирования объясняется тем, что упорядочения пересылок в интерфейсных БИС осуществляются программным путем.
ИМС ИК55 общего назначения обладает универсальностью применения, достигаемой за счет программирования. Программируемый периферийный адаптер может быть использован в качестве интерфейсной БИС для широкого набора различного периферийного оборудования без каких-либо дополнитель ных внешних логических схем.
Рис. 5.1. Структурная схема программируемого периферийного адаптера
В состав ППА (рис. 5.1) входят три 8-разрядных канала (буферных реги стра) ПА, ПВ, ПС и схема управления с регистром управляющего слова (РУС). Обмен информацией между каналами ввода/вывода и шиной данных микро процессорной системы производится через двунаправленную шину ШД (0-7) и буфер данных в соответствии с сигналами на входах Ч Т, З П .
В табл. 5.1 перечислены основные операции, реализуемые адаптером. Следует отметить, что по шине данных ШД происходит не только обмен дан ными, но и засылка из МП в ППА управляющих слов УС, генерируемых про граммным обеспечением процессора, и передача в МП информации о состоя нии периферийного оборудования. Низкий уровень сигнала на управляющем входе ВК разрешает информационную связь между ППА и МП. Сигналы на ад ресных входах Ао и А] производят селекцию одного из трех портов А, В или С или регистра управляющего слова внутри адаптера.
Последующее обращение к каналам ввода/вывода осуществляется коман дами IN (ВВОД) и OUT (ВЫВОД). Однако возможно построение микропроцес сорных систем, 6 которых обращение к каналам производится как к ячейкам памяти. В случае обращения по команде ввода/вывода при наличии на старших разрядах ША (А2-А 15) шины адреса нужного сочетания сигналов на входе ИМС ВК с помощью внешнего адресного дешифратора (ДШ) формируется сигнал низкого уровня. Сигналы младших разрядов (Ао, АО шины адреса поступают на БИС непосредственно и адресуют регистры каналов ПА, ПВ, ПС или регистр управляющего слова (см. табл. 5.1).
|
|
Основные операции ППА |
|
Таблица 5.1 |
||
|
|
|
|
|||
Действие |
|
Сигналы управления |
вк |
Операции |
||
А, |
Ао |
ЧТ |
зп |
|||
|
0 |
0 |
0 |
1 |
0 |
ПА— ШД |
Чтение |
0 |
1 |
0 |
1 |
0 |
ПВ— ШД |
|
1 |
0 |
0 |
1 |
0 |
ПС— ШД |
|
0 |
0 |
1 |
0 |
0 |
ШД— ПА |
Запись |
0 |
1 |
1 |
0 |
0 |
ШД— ПВ |
|
1 |
0 |
1 |
0 |
0 |
ШД— ПС |
|
1 |
1 |
1 |
0 |
0 |
ШД—РУС |
Отключение |
|
|
|
|
1 |
ШД и каналы |
|
|
■ |
|
|
|
отключены |
Впроцессе работы при необходимости изменения структуры ввода/вывода в управляющий регистр рассматриваемой ИМС программным способом за носится соответствующее управляющее слово (рис. 5.2, а).
Содержимое этого слова задает один из трех возможных режимов работы каналов ввода/вывода: синхронного (режим 0); асинхронного однонаправлен ного (режим 1), асинхронного двунаправленного (режим 2). Хотя задание ре жимов для каналов ПА, ПВ осуществляется одной командой назначения режи ма, эти каналы могут одновременно работать в различных режимах. При изме нении режима содержимое регистров каналов и триггеров регистра состояния устанавливается в нуль.
Врежиме 0 информация, поступающая на ППА с ШД, запоминается
вбуферном регистре соответствующего канала и сразу же устанавливается на его выходах. При вводе информации данные с каналов ПА-ПС записываются
вбуферные регистры этих каналов и далее при поступлении сигнала ЧТпере даются на ШД (рис. 5.3, а, б). Обычно этот режим используется для ввода и вы вода медленно изменяющихся данных или каких-нибудь постоянных значений.
Направление передачи определяется отдельно для каждого из каналов. Режимы работы каналов ПА и ПВ могут быть заданы независимо друг от друга. Канал ПС делится на две части: ПС7-4 и ПС3-0, режимы работы которых опреде ляются соответственно режимами работы каналов ПА и ПВ, если последние работают в режиме 1 или 2. Если каналы ПА и ПВ работают в режиме 0, каждая половина канала ПС может работать как отдельный канал в режиме 0. Режим О
позволяет организовать синхронный обмен информацией между МП и внеш ними устройствами.
У С Р Р
а
У С М Б
б
Рис. 5.2. Управляющие слова ППА: а - управляющее слово режима работы УСРР; б - управляющее слово манипуляции с битами канала ПС
Режим 0. Ввод |
Режим 0. Вывод |
ВК —у
А0.А1 _ Л
Канал
(0-7)
ннп
б
Рис. 5.3. Временные диаграммы работы ППА. Режим 0
Режим 1 обеспечивает возможность организации однонаправленной асинхронной передачи информации между МП и внешними устройствами (рис. 5.4, а, б). При этом каналы ПА и ПВ используются как регистры данных, а канал ПС - для приема и формирования сигналов, сопровождающих асин хронный обмен (в качестве устройства, осуществляющего анализ готовности внешних устройств и МП к обмену и стробирование данных р регистры кана лов ПА и ПВ).
|
|
|
ПА (0-7) |
c=£|,JW ЛПАИК55 |
|
fid (0-7) |
|
|
|
|
^ КГТ1 |
г - | |
— |
I— I |
ППРД1 |
—Iтгт1 |
t псе |
|
|
I---i |
|— |
|
|
|
|
по |
|
Цт1 |
|
ПС4 |
|
|
псз |
ГТВ1 |
|
|
|
|
__ПЛРД2 |
! Пгг |
|
|
__ ГТВ2 |
— ? U L T |
|
|
|
б - режим 1 (вывод )
Рис. 5 А Схема реализации асинхронного режима 1
Для этого в состав канала ПС входят два триггера (ТГТ1 и ТТТ2) раз решения готовности, допускающие установку и сброс программным способом, а также схемы, которые осуществляют асинхронную запись информации в ре гистры каналов ПА и ПВ из внешнего устройства (либо наоборот) и формируют в зависимости от состояния ТГТ1 и ТГТ2 сигнал запроса на прерывание.
Особенностью канала ПС является возможность установки и сброса лю бого из его разрядов программным способом. Такая возможность существует для всех режимов работы канала, кроме нулевого, и осуществляется загрузкой в БИС ИК55 кода команды установки/сброса разрядов (рис. 5.2, 6) во время вы полнения процессором команды OUT.
Таким образом, каждый из разрядов канала ПС может быть установлен либо сброшен независимо от остальных, что позволяет использовать канал ПС для хранения управляющего слова-состояния внешнего устройства при органи зации программно-управляемого обмена.
Рассмотрим реализацию процедуры асинхронного обмена между МП и внешним устройством с помощью ППА, работающего в режиме 1 (рис. 5.5).
Рис. 5.5 Временные диаграммы асинхронного режима работы Ш1А
Предположим, что обмен данными осуществляется через канал ПА. Для ввода информации канал должеп работать в режиме 1 (ввод) (см. рис. 5.4, а,
рис. 5.5, а).
Внешнее устройство, будучи готовым к вводу информации в МП, форми рует сигнал СТР1 (стробирование), по срезу которого осущесгвляется запись слова данных в канал ПА. При этом ППА формирует сигнал Г1ПР1 (подтвер ждение приема). При высоком уровне сигнала ППР1 внешнему устройству за прещается формировать сигнал СТР1 и записывать в канал новое слово данных.
По фронту сигнала СТР1, если сигнал ППР1 равен единице и установлен в единицу внутренний ТТЛ, формируется сигнал запроса на прерывание ГТВ1
(готовность), посылаемый на МП. Получив этот сигнал, МП переходит на соот ветствующую подпрограмму обслуживания прерываний, в процессе которой осуществляет считывание слова данных из канала ПА. __
Во время считывания на ИМС ИК55 подастся сигнал ЧТ, по срезу кото рого слово данных передается из канала ПА на шину данных МП. По фронту сигнала ЧТ сбрасывается сигнал ППР1, что свидетельствует об окончании вво да данных в МП и разрешает внешнему устройству формировать новый сиг-
налСТР1.
Отметим, что установка (сброс) ТТЛ и TIT2 в режиме 1 (ввод) осущест вляется командой установки/сброса разрядов НС4 и ПС2 капала ПС соответст
венно.
В режиме (вывод) осуществляется запись слова данных из МП в регистры канала ПА или ПВ (см. рис. 5.4, я, рис. 5.5, б). Во время записи слова, например в канал ПА, микропроцессор подает на ИК55 сигнал ЗП, по срезу которого сни мается сигнал запроса на прерывание ГТВ1. По фронту сигнала ЗПИМС ППА подает на внешнее устройство сигнал готовности канала к обмену КГТ1, под тверждая, что данные для выдачи записаны в регистре канала ПА. После по лучения этого сигнала внешнее устройство принимает данные из канала Г1А и формирует сигнал ППРД1 (подтверждение передачи). По срезу сигнала ГШРД] снимается сигнал K IT1. Если прерывания от данного внешнего устройства раз решены, т.е. предварительно программным способом установлен ТГТ1, то по сле приема информации внешним устройством (по фронту сигнала ГШРД1) ИК55 формирует для МП сигнал запроса на прерывание ГТВ1, МП выполняет соответствующую подпрограмму обслуживания и г.д. Программная установка и сброс ТГТ1 и ТГТ2 осуществляются командой установки/сброса разрядов ПСб и ПС2 канала ПС.
Используя режим 1 работы каналов, можно реализовать простой про граммно-управляемый обмсп между МП и внепшими устройствами. Для орга низации этой процедуры канал Г1С должен служить регистром состояния внеш него устройства, каналы ПА и ПВ - для передачи данных. Опрос и модифика ция содержимого регистра канала ПС могут осуществляться программным спо собом с помощью соответствующих команд МП и аппаратурным способом со стороны внешнего устройства.
В режиме 2 может работать только канал ПА, используемый в качестве буфера двунаправленной магистрали.
Пять разрядов канала ПС применяются для формирования сигналов управления двунаправленной магистралью (рис. 5.6, рис. 5.7). Процедура ввода либо вывода инициализируется сигналом запроса на прерывание ГТВ, который поступает из ППА ИК55 в МП. Микропроцессор в соответствии с подпрограм мой обработки запроса на прерывание начинает либо ввод, либо вывод инфор мации из_внешнего устройства. Вывод информации из МИ начинается по срезу сигнала ЗП (рис. 5.7). По фронту сигнала ЗП ИК55 формирует сигнал KIT, по
казывающий, что данные, предназначенные для выдачи, записаны в регистр ка нала ПА.
Рис. 5.6. Схема реализации асинхронного
режима 2. Режим 2 (ввод/вывод)
В ответ на сигнал КГТ магистраль формирует сигнал ГПТРД. При актив ном сигнале ПГТРД ИК55 выдает данные на двунаправленную магистраль. Сиг нал КГТ по срезу сигнала Ш1РД снимается. Сигнал запроса на прерывание ГТВ для МП формируется по фронту сигнала П П РД, если предварительно про граммно установлен ТГТ1, а сигналы КГТ и ЗП имеют единичный уровень. Сигнал ГТВ инициализирует выполнение микропроцессором очередного цикла обращения к двунаправленной магистрали. Ввод данных с двунаправленной магистрали в МП осуществляется следующим образом (рис. 5.7). Когда маги страль готова к вводу информации в регистр канала ПА. она формирует сигнал С ТР , по спаду которого осуществляется запись слова данных в регистр канала ПАППА вырабатывает сигнал подтверждения приема ПНР, который запреща ет магистрали формировать сигнал СТР и записывать данные в канал. Сигнал запроса на прерывание ГТВ в МП выдается по фронту сигнала СТР при уста новленном ТГТ2 и наличии единичного уровня сигналов ЧТ и 11ПР. Получив сигнал запроса на прерывание, МП считывает информацию из канала ПА, фор мируя при этом сигнал Ч Т , но фронту которого сбрасывается сигнал ППР, со общая магистрали об окончании цикла ввода информации. Программная установка/сброс ТГТ1и ТТТ2 осуществляется командой установки/сброса разрядов ПС6 и ПС4 канала ПС соответственно.