Добавил:
Опубликованный материал нарушает ваши авторские права? Сообщите нам.
Вуз: Предмет: Файл:
Микропроцессоры и микроЭВМ. Периферийные устройства.pdf
Скачиваний:
7
Добавлен:
15.11.2022
Размер:
2.64 Mб
Скачать

Федеральное агентство по образованию

Государственное образовательное учреждение высшего профессионального образования

«Пермский государственный технический университет»

И.И. Кузнецов

Микропроцессоры и микроЭВМ. Периферийные устройства

Утверждено Редакционно-издательским советом университета

в качестве учебного пособия

Издательство Пермского государственного технического университета

2 0 0 7

УДК 621.398 К89

Рецензенты:

зам. начальника ГУ Банка России по Пермскому краю канд. техн. наук В.С. Галкин;

канд. техн. наук, доц. О.В. Гончаровский (Пермский государственный технический университет)

Кузнецов, И.И.

К89 Микропроцессоры и микроЭВМ: учеб, пособие / И.И. Кузнецов. - Пермь* Изд-во Перм. гос. техн. ун-та, 2007. - 60 с.

ISBN 978-5-88151-748-9

Рассмотрены периферийные устройства микроЭВМ: структурные схемы, функ­ ционирование, инициализация. Приведены примеры структурной реализации микро­ процессорных систем.

Предназначено для студентов специальностей: 210100 «Управление и инфор­ матика в технических системах», 200900 «Сети связи и системы коммутации» 220100 «Вычислительные машины, комплексы, системы и сети», 200800 «Проектирование и технология радиоэлектронных средств».

УДК 621.398

ISBN 978-5-88151-748-9

© IОУ ВПО «Пермский государственный

 

технический университет», 2007

Введение

Начало 70-х гг. прошедшего столетия ознаменовалось рождением нового и беспрецедентного по своим последствиям направления в развитии вычисли­ тельной техники: в 1971 г. был выпущен первый в мире микропроцессор. С тех пор за короткое время появились несколько поколений микропроцессоров, од­ нокристальных микроЭВМ, микроконтроллеров и многих других интегральных микросхем (ИМС). Краткие сведения по истории развития микропроцессорной техники приведены в первой части учебного пособия.

За прошедшие годы в микропроцессорной технике сформировались че­ тыре крупных направления:

-разработка однокристальных микропроцессоров с фиксированной дли­ ной слова и системой команд. Эти микропроцессоры представляют то, что тра­ диционно называется центральным процессором, и для организации функцио­ нально законченной системы требуют памяти и средств ввода/вывода;

-создание однокристальных микроЭВМ, содержащих на кристалле все главные компоненты системы: центральный процессор (по-прежнему процес­ сор имеет фиксированную длину и систему команд), память и средства вво­ да/вывода;

-выпуск секционных микропроцессоров с микропрограммным управле­ нием, рассчитанных на проектирование специализированных систем, где разра­ ботчик может определять оптимальную длину слова и систему внешних (ма­ шинных) команд;

- производство новых, различных по стоимости, производительности и по функциональным параметрам микроконтроллеров, предназначенных для применения в различных сферах жизнедеятельности человека.

Основными сферами применения микроэлектроники являются управле­ ние и обработка данных. По степени интеграции микропроцессорные устройст­ ва можно условно разделить на:

-малую - 10 и менее транзисторов (МИС);

-среднюю - от 10 до 100 транзисторов (СИС);

-

большую - от 100 до тысячи транзисторов (БИС);

-

сверхбольшую - более тысячи транзисторов (СБИС).

1.Магистрально-модульная организация МПС

Всостав микропроцессорной системы или микроЭВМ, помимо микропро­ цессора (МП) или микропроцессоров, в зависимости от ее назначения, может входить различное число устройств. Постоянная и оперативная память, перифе­ рийные устройства (ПУ) - внешние запоминающие устройства на магнитных дисках и разнообразные устройства ввода/вывода (дисплеи, печатающие уст­ ройства, аналого-цифровые и цифро-аналоговые преобразователи, различные датчики и приемники информации и т. п.). При этом должна обеспечиваться возможность связи между этими устройствами и обмена информацией между

ними с необходимой скоростью. Передача информации из процессора и памя­ ти в периферийное устройство называется операцией вывода, а из периферий­ ного устройства в процессор или память - операцией ввода.

Отдельные блоки микропроцессорной системы связываются друг с другом при помощи устройств, называемых интерфейсами.

Интерфейс представляет собой совокупность линий и шин, сигналов, элек­ тронных схем, алгоритмов (протоколов) процедур, обеспечивающих обмен ин­ формацией между устройствами системы. Производительность, надежность и эффективность использования микропроцессорной системы определяется не только характеристиками входящих в ее состав устройств, но и в очень большой степени характеристиками интерфейсов, связывающих устройства системы.

Создание эффективной организации взаимодействия и обмена информа­ цией между устройствами осложняется тем, что объединяемые в систему уст­ ройства различаются по:

-физическим принципам действия,

-выполняемым рабочим операциям,

-используемым командам и приказам,

-управляющим сигналам (кодам) и форматам данных,

-скоростям передачи информации.

Входящие в состав системы периферийные устройства, а также оборудо­ вание связанного с микропроцессорной системой (МПС) обработки информа­ ции технологического процесса, работают асинхронно друг относительно друга и относительно процессора (программы), и запросы с их стороны на установле­ ние связи и обмен информацией могут возникать в произвольные моменты времени.

Организация взаимодействия и обмена информацией между устройства­ ми (модулями) МПС должна обеспечивать:

- возможность эффективной реализации обмена информацией в системе,

содержащей устройства со значительно различающимися скоростями передачи данных;

- возможность обработки запросов по операциям ввода/вывода от уст­ ройств системы и из внешней по отношению к системе среды, поступающих асинхронно относительно программы, выполняемой процессором;

- возможность реализовать микропроцессорные системы с различной конфигурацией (различным составом устройств), включать в систему новые устройства без каких-либо переделок в аппаратуре, путем добавления про­ грамм, обслуживающих эти устройства;

-возможность параллельного во времени выполнения процессором про­ граммы, а периферийными устройствами - операций ввода/вывода;

-упрощение и унификацию программирования операций ввода /вывода

сисключением необходимости учета особенностей того или иного периферий­ ного устройства.

Указанные выше требования удается реализовать на основе следующих

решений, характерных для построения микропроцессорных средств. Магистрально-модульная организация микропроцессорных систем, за­

ключающаяся в том, что отдельные микропроцессорные средства выполняются

ввиде конструктивно законченных модулей, представляющих собой соответст­ вующие БИС, заключенные в корпуса с выводами, и эти модули объединяются

всистему посредством общих шин (магистралей), разделяемых устройствами (модулями) во времени при операциях передачи информации. На рис. 1.1 пред­ ставлена архитектура трехмагистральной микроЭВМ, где присутствуют маги­ страли: ША - шина адреса, ШД - шина данных, ШУ - шина управления, по ко­ торым передается разнородная информация.

Рис. 1.1. Магистрально-модульная структура МПС

Шина данных - это основная шина, ради которой и создается вся систе­ ма. Количество ее разрядов (линий связи) определяет скорость и эффективность информационного обмена, а также максимально возможное количество команд.

Ш ина данных всегда двунаправленная, т.к. предполагает передачу ин­ формации в обоих направлениях. Наиболее часто встречающийся тип выходного каскада для линий этой шины —выход с тремя состояниями.

Обычно шина данных имеет 8, 16, 32 или 64 разряда. Понятно, что за один цикл обмена по 64-разрядной шине может передаваться 8 байт инфор­ мации, а по 8-разрядной - только один байт. Разрядность шины данных опреде­ ляет и разрядность всей магистрали. Например, когда говорят о 32-разрядной системной магистрали, подразумевается, что она имеет 32-разрядную шину

данных.

Шина адреса - вторая по важности шина, которая определяет макси­ мально возможную сложность микропроцессорной системы, т.е. допустимый объем памяти и, следовательно, максимально возможный размер программы, и максимально возможный объем запоминаемых данных. Количество адресов, обеспечиваемых шиной адреса, определяется как 2N, где N - количество разря­ дов. Например, 16-разрядная шина адреса обеспечивает 65536 адресов. Разряд­ ность шины адреса обычно кратна 4 и может достигать 32 и даже 64.

Шина адреса может быть однонаправленной (когда магистралью всегда управляет только процессор) или двунаправленной (когда процессор может временно передавать управление магистралью другому устройству, например контроллеру ПДП). Наиболее часто используются типы выходных каскадов с тремя состояниями или обычные ТТЛ (с двумя состояниями).

Как в шине данных, так и в шине адреса может использоваться положи­ тельная логика или отрицательная логика. При положительной логике высокий уровень напряжения соответствует логической единице на соответствующей линии связи, низкий - логическому нулю. При отрицательной логике - наобо­ рот. В большинстве случаев уровни сигналов на шинах - ТТЛ.

Для снижения общего количества линий связи магистрали часто приме­ няется мультиплексирование шин адреса и данных (рис. 1.2), т.е. одни и те же линии связи используются в разные моменты времени для передачи как адреса, так и данных (в начале цикла - адрес, в конце цикла - данные). Для фиксации этих моментов (стробирования) служат специальные сигналы на шине управле­ ния. Понятно, что мультиплексированная шина адреса/данных обеспечивает меньшую скорость обмена, требует более длительного цикла обмена. По типу шины адреса и шины данных все магистрали также делятся на мультиплекси­ рованные и ^мультиплексированные.

В некоторых мультиплексированных магистралях после одного кода ад­ реса передается несколько кодов данных (массив данных). Это позволяет суще­ ственно повысить быстродействие магистрали. Иногда в магистралях применя­ ется частичное мультиплексирование, т.е. часть разрядов данных передается по

немультиплексированным линиям, а другая часть - по мультиплексированным с адресом линиям.

Шина

- У

Адрес

V -

 

 

 

адреса

~ \

^

 

 

 

 

 

 

 

 

Шина

Адрес

Данные"^—

Шина

 

 

V

адреса/

 

 

 

 

данных

 

 

данных

- (

№ "ыв

) -

 

 

 

 

 

Немультиплексированные шины

 

Мультиплексированная шина

Рис. 1.2. Мультиплексирование шин адреса и данных

Шина управления - это вспомогательная шина, управляющие сигналы на которой определяют тип текущего цикла и фиксируют моменты времени, соответствующие разным частям или стадиям цикла. Кроме того, управляющие сигналы обеспечивают согласование работы процессора (или другого хозяина магистрали, задатчика, master) с работой памяти или устройства ввода/вывода (устройства-исполнителя, slave). Управляющие сигналы также обслуживают запрос и предоставление прерываний, запрос и предоставление прямого доступа.

Сигналы шины управления могут передаваться как в положительной ло­ гике (реже), так и в отрицательной логике (чаще). Линии шины управления мо­ гут быть как однонаправленными, так и двунаправленными. Типы выходных каскадов могут быть самыми разными: с двумя состояниями (для однонаправ­ ленных линий), с тремя состояниями (для двунаправленных линий), с откры­ тым коллектором (для двунаправленных и мультиплексированных линий).

Самые главные управляющие сигналы - это стробы обмена, т.е. сигналы, формируемые процессором, и определяющие моменты времени, в которые производится пересылка данных по шине данных, обмен данными. Чаще всего

вмагистрали используются два различных строба обмена:

-строб записи (вывода), который определяет момент времени, когда уст­ ройство-исполнитель может принимать данные, выставленные процессором на шину данных;

-строб чтения (ввода), который определяет момент времени, когда уст­ ройство-исполнитель должно выдать на шину данных код данных, который бу­ дет прочитан процессором.

При передаче информации через интерфейс используются унифициро­ ванные (не зависящие от типа ПУ) форматы данных и форматы команд вво­

да/вывода. Преобразование унифицированных форматов данных и команд в специальные форматы и специфические приказы (управляющие коды) и сиг­ налы, соответствующие отдельным ПУ, производятся в специальных электрон­ ных блоках управления (адаптерах или контроллерах). Через адаптеры или кон­ троллеры периферийные устройства подключаются к ним. Унификация распро­ страняется на семейство (серию) микропроцессорных средств.

Таким образом, унифицированный интерфейс - унифицированный по со­ ставу и назначению набор линий и шин, унифицированные схемы подключе­ ния, сигналы и алгоритмы управления передачей информации через интерфейс.

Особенностью архитектуры микропроцессорных средств является связь системы прерывания с шинами и процедурами работы интерфейса.

Наличие нескольких способов (режимов) передачи информации между устройствами через интерфейс повышает гибкость интерфейса, позволяя вы­ брать наиболее подходящий режим с учетом характеристик ПУ и структуры передаваемого сообщения (отдельное слово или массив слов).

Важной особенностью организации обмена информацией в МП-системах является использование специализированных интерфейсных интегральных микросхем (ИМС) типа БИС и СБИС, таких как: контроллер прямого доступа (КПДП), программируемый контроллер прерываний (ПКП), программируемый периферийный адаптер (ППА), программируемый связной адаптер (ПСА), про­ граммируемый интервальный таймер (ПИТ). Эти ИМС позволяют в значитель­ ной степени освободить процессор от управления операциями ввода/вывода и выполнения вспомогательных процедур преобразования форматов данных, подсчета передаваемых байт и др. Программная настройка интерфейсных ИМС дает исключительно широкие возможности для построения гибких и эффектив­ ных микропроцессорных систем управления и обработки данных.

2. Генератор тактовых импульсов

Генератор тактовых импульсов (ГТИ) ИМС ГФ24 необходим для по­ строения микропроцессорного устройства на базе МП с двумя непересекающимися тактовыми последовательностями и 3-магистральной архитектурой.

Структурная схема ГТИ изображена на рис. 2.1. ГТИ содержит генератор, к выводам XTAL и XTAL2 которого подключается кварцевый резонатор, дели­ тель частоты на 9, две схемы временной привязки входных сигналов RESIN и RDYIN к тактовой системной частоте, выполненных на синхронных D-триггерах (Т1,Т2) схему формирования сигнала STSTB, записывающего сло­ во состояния процессора (SW) во внешний буферный регистр. Для питания ИМС используются два напряжения: УСс = +5 В и VDD = +12 В.

X TAL1

X T A L 2

S Y N C

Рис. 2.1. Структурная схема генератора тактовых импульсов

Временные диаграммы, поясняющие работу ГТИ, показаны на рис. 2.2. Частота выходного сигнала генератора OSC равна резонансной частоте кварце­ вого резонатора. Делением частоты сигнала OSC на 9 формируются сигналы С1 и С2 двухфазной синхронизации микропроцессора. С помощью двух повтори­ телей уровень сигналов С1 и С2 увеличивается с ТТЛ уровня (который равен 5В) до 12В, необходимого для нормальной работы микропроцессора. Осталь-

ные выходные сигналы имеют ТТЛ уровень. Сигнал С2 (5В) совпадает по фор­ ме с сигналом С2 (12В) и служит системной частотой для всех периферийных устройств. Вход TANK предназначен для подключения параллельного колеба­ тельного контура при работе на более высоких гармониках кварцевого резона­ тора. Сигнал STSTB формируется как строб, длительность активного уровня сигнала равна одному периоду сигнала OSC и определяется сигналом SYNC, поступающим от МП.

OSC

С1

С2

SYNC

STSTB

t

t

t

t

Рис. 2.2. Временные диаграммы работы генератора ГТИ

Временная привязка входных сигнала RESIN и готовности RDYIN произво­ дится сигналом С2, сдвинутым по времени от сигнала С1.