Описание микросхемы к155ид4
Микросхема представляет собой сдвоенный дешифратор-демультиплексор, состоящий из двух дешифраторов на два входа. Условное графическое обозначение представлено на рис. П2.1, функциональная схема - на рис. П2.2. Верхний дешифратор имеет выходы В1, В2, В3, В4 , нижний – E1 , Е2 , Е3, Е4. Выходы обоих дешифраторов инверсные. Входные сигналы Х4 и Х3, представляющие собой значения ( 1- ого) и следующего за ним (2-ого) разрядов дешифрируемого кода, являются общими для обоих дешифраторов и подаются соответственно на входы В и А. Входы S1 и S2 являются стробирующими.
Сигналы Х1, Х2, Х5, Х6 предназначены для выбора одного из двух дешифраторов. При подаче сигналов Х1=0 и Х2=1 на входы S1 и В выбирается верхний дешифратор, при подаче сигналов Х5=0 и Х6=О на входы Е и S2 - нижний. Функции выходов верхнего дешифратора (У1 ,У2, У3, У4) образуются с помощью элементов D1-D4, а функции выходов нижнего дешифратора (У5, У6, У7, У8) - с помощью элементов D5-D8. Элементы В11-В14 предназначены для получения прямых и инверсных значений входных сигналов.
Каждый из двух дешифраторов снабжён дополнительной управляющей логикой, расширяющей их функциональные возможности. Верхний дешифратор управляется элементами D9-D10, а нижний -- D15. Так, например, для построения дешифратора на 8 выходов достаточно на выводы D и Е подать старший разряд дешифрируемого кода, а стробирующие входы S1 и S2 объединить.
Аналогично с помощью двух микросхем можно построить дешифратор на 4 входа (16 выходов). Такое увеличение числа входов дешифратора достигается за счёт использования стробирующих входов дешифратора и внешней (по отношению к микросхеме) логики, обеспечивающей при нулевом значении старшего ( 4 -ого) разряда дешифрируемого кода разрешение выходов первой микросхемы, а при единичном значении второй микросхемы. Микросхема может выполнять функции демультиплексирования сигналов. Демультиплексором называется схема с одним входом и несколькими выходами. В зависимости от значения управляющего кода сигнал со входа демультиплексора поступает на один на из его выходов. Если входной демультиплексированный сигнал подать на вход S1 , на вход О подать "1", а управляющий код подать на входы А,В, то в зависимости от значения управляющего кода, входной сигнал будет проходить на один из выходов У1-У4. Если же входной сигнал подать на вход S2, то на вход Е подать «О», то в зависимости от значения управляющего кода, поданного на входы А и В, входной сигнал будет проходить на один из выходов Е1-Е4.
Работа каждого дешифратора-демультиплексора иллюстрируется таблицами истинности. Табл. П2.1, П2.2 показывают соответствие входных сигналов и функций выхода для каждого из входящих в схему дешифраторов-демультиплексоров.
Рис.П2.1
Таблица П2.1
Вх.сигналы |
Функции выхода |
|||||||
XI |
Х2 |
Х3 |
Х4 |
у1 |
У2 |
Уз |
У4 |
|
1 |
* |
* |
* |
1 |
1 |
1 |
1 |
|
0 |
1 |
0 |
0 |
0 |
1 |
1 |
1 |
|
0 |
1 |
0 |
1 |
1 |
0 |
1 |
1 |
|
0 |
1 |
1 |
0 |
1 |
1 |
0 |
1 |
|
0 |
1 |
1 |
1 |
1 |
1 |
1 |
0 |
|
* |
0 |
* |
* |
1 |
1 |
1 |
1 |
|
Рис.П2.2
Таблица П2.2
Вх.сигналы |
Функции выхода |
||||||
Х6 |
Х5 |
X3 |
Х4 |
У5 |
У6 |
У7 |
У8 |
1 |
* |
* |
* |
1 |
1 |
1 |
1 |
0 |
0 |
0 |
0 |
0 |
1 |
1 |
1 |
0 |
0 |
0 |
1 |
1 |
0 |
1 |
1 |
0 |
0 |
1 |
0 |
1 |
1 |
0 |
1 |
0 |
0 |
1 |
1 |
1 |
1 |
1 |
0 |
* |
1 |
* |
* |
1 |
1 |
1 |
1 |
ПРИЛОЖЕНИЕ 3