- •Введение
 - •1.2. Преобразователи кодов на плис
 - •2. Проектирование цифровых фильтров в базисе плис
 - •2.1. Моделирование ких-фильтров с использованием системы визуально-имитационного моделирования Matlab/Simulink
 - •2.3. Проектирование параллельных
 - •3. Проектирование цифровых автоматов на языке vhdl для реализации в базисе плис
 - •3.1. Проектирование цифровых автоматов Мура, Мили по диаграммам переходов
 - •3.2. Кодирование с одним активным состоянием
 - •3.2.1. Использование “ручного” способа кодирования состояний цифрового автомата
 - •3.2.2. Использование различных стилей кодирования состояний цифровых автоматов на языке vhdl
 - •3.3. Использование цифровых автоматов в технологии периферийного сканирования бис
 - •3.4. Проектирование цифровых автоматов с использованием системы matlab/simulink и сапр плис Quartus II
 - •4. Проектирование микропроцессорных ядер для реализации в базисе плис
 - •4.1. Проектирование учебного процессора для реализации в базисе плис с помощью конечного автомата
 - •4.2. Использование различных типов памяти при проектировании учебного микропроцессорного ядра для реализации в базисе плис
 - •4.3. Проектирование учебного процессора для реализации в базисе плис с использованием системы Matlab/Simulink
 - •4.4. Проектирование учебного процессора с фиксированной запятой в системе Matlab/Simulink
 - •4.5. Проектирование учебного процессора с фиксированной запятой в сапр плис Quartus II
 - •4.6. Проектирование микропроцессорных ядер с конвейерной архитектурой для реализации в базисе плис
 - •4.7. Использование ресурсов плис Stratix III фирмы Altera при проектировании микропроцессорных ядер
 - •4.8. Проектирование микропроцессорных ядер с использованием приложения StateFlow системы Matlab/Simulink
 - •Заключение
 - •Библиографический список
 - •Оглавление
 - •394026 Воронеж, Московский просп., 14
 
Оглавление
ВВЕДЕНИЕ  | 
		3  | 
	
1. ПРОЕКТИРОВАНИЕ КОМБИНАЦИОННЫХ И ПОСЛЕДОВАТЕЛЬНОСТНЫХ УСТРОЙСТВ В БАЗИСЕ ПЛИС  | 
		5  | 
	
1.1. Двоичная арифметика  | 
		5  | 
	
1.2. Преобразователи кодов на ПЛИС  | 
		9  | 
	
2. ПРОЕКТИРОВАНИЕ ЦИФРОВЫХ ФИЛЬТРОВ В БАЗИСЕ ПЛИС  | 
		32  | 
	
2.1. Моделирование КИХ-фильтров с использованием системы визуально-имитационного моделирования Matlab/Simulink  | 
		32  | 
	
2.2. КИХ-фильтры на последовательной распределенной арифметике  | 
		38  | 
	
2.3. Проектирование параллельных КИХ-фильтров в базисе ПЛИС  | 
		58  | 
	
2.4. КИХ-фильтры на параллельной распределенной арифметике  | 
		79  | 
	
3. Проектирование цифровых автоматов на языке VHDL для реализации в базисе плис  | 
		95  | 
	
3.1. Проектирование цифровых автоматов Мура, Мили по диаграммам переходов  | 
		
 95  | 
	
3.2. Кодирование с одним активным состоянием  | 
		105  | 
	
3.2.1. Использование “ручного” способа кодирования состояний цифрового автомата  | 
		
 105  | 
	
3.2.2. Использование различных стилей кодирования состояний цифровых автоматов на языке VHDL  | 
		
 114  | 
	
3.3. Использование цифровых автоматов в технологии периферийного сканирования БИС  | 
		
 133  | 
	
3.4. Проектирование цифровых автоматов с использованием системы MATLAB/SIMULINK и САПР ПЛИС Quartus II  | 
		
 149  | 
	
4. Проектирование микропроцессорных ядер для реализации в базисе ПЛИС  | 
		
 166  | 
	
4.1. Проектирование учебного процессора для реализации в базисе ПЛИС с помощью конечного автомата  | 
		
 166  | 
	
4.2. Использование различных типов памяти при проектировании учебного микропроцессорного ядра для реализации в базисе ПЛИС  | 
		
 
 182  | 
	
4.3. Проектирование учебного процессора для реализации в базисе ПЛИС с использованием системы Matlab/Simulink  | 
		
 201  | 
	
4.4. Проектирование учебного процессора с фиксированной запятой в системе Matlab/Simulink  | 
		
 226  | 
	
4.5. Проектирование учебного процессора с фиксированной запятой в САПР ПЛИС Quartus II  | 
		
 249  | 
	
4.6. Проектирование микропроцессорных ядер с конвейерной архитектурой для реализации в базисе ПЛИС  | 
		
 277  | 
	
4.7. Использование ресурсов ПЛИС Stratix III фирмы Altera при проектировании микропроцессорных ядер  | 
		
 291  | 
	
4.8. Проектирование микропроцессорных ядер с использованием приложения StateFlow системы Matlab/Simulink  | 
		
 301  | 
	
Заключение  | 
		319  | 
	
Библиографический список  | 
		320  | 
	
Учебное издание
Строгонов Андрей Владимирович
ПРОЕКТИРОВАНИЕ УСТРОЙСТВ ЦИФРОВОЙ ОБРАБОТКИ СИГНАЛОВ
ДЛЯ РЕАЛИЗАЦИИ В БАЗИСЕ ПРОГРАММИРУЕМЫХ ЛОГИЧЕСКИХ ИНТЕГРАЛЬНЫХ СХЕМ
В авторской редакции
Компьютерная верстка А.В. Строгонова
Подписано к изданию 24.05.2013
Объём данных 45 МБ
ФГБОУ ВПО «Воронежский государственный технический университет»
