- •Введение
- •1. Программа учебной дисциплины «Системное проектирование 3d изделий»
- •2. Конспект лекций Лекция 1. Введение в методологию проектирования
- •Лекция 2. Задача системного проектирования
- •Лекция 3. Моделирование систем
- •Лекция 4. Системные языки описания и моделирования аппаратных средств
- •Лекция 5. Проектирование
- •Лекция 6. Типовой комплект разработки
- •Лекция 7. Состав pdk
- •Лекция 8. Правила проектирования
- •3. Методические указания по проведению лабораторных работ Лабораторная работа № 1. Декомпозиция 3d изделия
- •Лабораторная работа № 2. Системное моделирование проекта
- •4. Перечень рефератов по дисциплине
- •5. Методические указания преподавателям, ведущим занятия по дисципине
- •6. Темы вебинаров
- •7. Методические указания по самостоятельной работе слушателей
- •8. Методические указания слушатаелям по изучению дисципины
- •10. Цифровые образовательные ресурсы
- •11. Вопросы самопроверки
- •Заключение
- •Библиографический список
- •Оглавление
- •394026 Воронеж, Московский просп., 14
3. Методические указания по проведению лабораторных работ Лабораторная работа № 1. Декомпозиция 3d изделия
Цель работы: проведение на основании системного представления проектируемого изделия декомпозиции проекта, определение необходимых требований к модулям, межсоеденениям, определение топологических требований и технологии, создание поведенческих моделей.
Методические указания к выполнению
Получить у преподавателя или предложить самому структурную схему проектируемого изделия, аналогично приведенной на рис. 3.1.1.
Рис. 3.1.1. Структурная схема
Согласно структурной схемы разделить проект на:
ВЧ часть;
аналоговую часть;
цифровую часть: процессорную (ЦОС) и логическую;
сенсорную часть (датчики);
питающую часть.
Определить требования к модулям и свести в табл. 3.1.1.
Таблица 3.1.1
Модуль |
Технология |
Межсоеденения и тип монтажа |
Топологические требования |
Модель |
|
|
|
|
|
Для модулей создать поведенческую модель.
Модель создается для аналоговых модулей в виде Spice описаний, SystemC, SystemVerilog. Для цифровых модулей предпочтительнее на языках описания аппаратных средств Verilog и VHDL, готовых для синтеза.
Провести предварительную оценку занимаемой топологии и быстродействия по методике для цифровых модулей, приведенной ниже:
- предварительная оценка занимаемой логической емкости проекта (сумматоров, умножителей, регистров, счетчиков, ОЗУ, ПЗУ, логика управления);
- оценка быстродействия проекта;
- вычисление потребляемой мощности;
- оценка температурного режима.
Расчет занимаемой логической емкости умножителем
При оценке занимаемого объема умножителем необходимо учитывать разрядность, число тактов, синхронность входов и выходов. В общем случае занимаемый объем оценивается в четыре этапа.
На первом этапе определяется необходимая разрядность операндов. В случае разной разрядности, в зависимости от требований к быстродействию или занимаемому объему, руководствуются правилом: для уменьшения числа тактов входом множимого (А) принять наибольшую разрядность, для множителя (В) – меньшую, в этом случае уменьшается число тактов, но увеличивается длина канала переноса, то есть занимаемый объем; для повышения быстродействия (частоты) множимое – меньшую разрядность, множитель – большую.
На втором этапе рассчитывается число тактов f по формуле (3.1.1)
, (3.1.1)
На третьем этапе рассчитывается число слайсов Sk для каждого такта по формуле (3.2)
, (3.1.2)
где r – номер такта.
На четвертом этапе суммируется число слайсов каждого такта.
, (3.1.3)
При расчете необходимо иметь в виду, что формулы (3.1.1) – (3.1.3) не учитывают дополнительные управляющие опции сброса (синхронного или асинхронного), загрузки и т.д. В табл. 3.1.2 приведены данные по быстродействию и занимаемому объему.
Таблица 3.1.2
Характеристики умножителя
Разрядность множимого |
Разрядность множителя |
Число слайсов |
КЛБ |
Быстродействие, МГц |
||
умножитель с синхронными входом и выходом |
||||||
8 |
8 |
40 |
R8xC4 |
167 |
||
16 |
16 |
152 |
R16xC8 |
143 |
||
32 |
32 |
576 |
R32xC16 |
111 |
||
умножитель с асинхронными входом и выходом |
||||||
8 |
8 |
36 |
R6xC4 |
83 |
||
16 |
16 |
140 |
R12xC8 |
59 |
||
32 |
32 |
544 |
R24xC16 |
43 |
Оценка объема, занимаемого логическими функциями, производится путем пересчета их в архитектурные элементы кристалла: логику ускоренного переноса.
Оценка быстродействия
При потоковой обработке производительность удобно оценивать в длительности времени вычисления, связанного с тактовой частотой. Оценка быстродействия на межрегистровые пересылки приведена в табл. 3.1.3.
Таблица 3.1.3
Быстродействие межрегистровых пересылок
Функция |
Разрядность, бит |
Быстродействие, нс |
Сумматор |
16, 64 |
5.0, 7.2 |
Конвейерный умножитель |
8х8, 16х16 |
5.1, 6.0 |
Декодер адреса |
16, 64 |
4.4, 6.4 |
Мультиплексор 16:1 |
|
5.4 |
Вычисление паритета |
9, 18, 36 |
4.1, 5.0, 6.9 |
Оценка потребляемой мощности
Потребляемая мощность SiP зависит от напряжения питания, тактовой частоты системы и сложности проекта. Приближенно оценить потребляемую мощность P, можно по следующей формуле:
P=Po+∑Pклб ·Nклб ·Fклб + ∑Pбвв ·Nбвв ·Fбвв·Cбвв + ∑Pдл ·Nдл ·Fдл , (3.1.4)
где Р0 – статическая потребляемая мощность SiP, мВт;
Pклб – удельная потребляемая мощность одного ЛБ, мВт/МГц;
Nклб – количество КЛБ, переключающихся с частотой Fклб, МГц;
Pбвв – удельная потребляемая мощность одного БВВ, сконфигурированного как выход мВт/пФ/МГц;
Nбвв – количество выходов, нагруженных на эквивалентную емкость Cбвв, пФ и переключающихся с частотой Fбвв,
Рдл – удельная потребляемая мощность одного глобального тактового буфера и длинной линии, мВт/МГц;
Nдл – количество тактовых буферов и длинных линий, переключающихся с частотой Fдл, МГц.
Параметры динамического потребления мощности при температуре 25 °С приведены в табл. 3.1.4.
Таблица 3.1.4
Оценка динамического потребления мощности
Элемент архитектуры |
Мощность, мВт/Мгц |
Ненагруженный триггер или нагруженный на триггер этого же или соседнего блока |
0,10 |
Такой же триггер, дополнительно нагруженный на девять линий связи |
0,40 |
Ненагруженный выходной буфер с ТТЛ уровнем |
0,50 |
Выходной буфер с ТТЛ уровнем с нагрузкой 50 пФ |
1,50 |
Ненагруженный выходной буфер с КМОП уровнем |
0,62 |
Выходной буфер с КМОП уровнем с нагрузкой 50пФ |
1,87 |
Глобальный тактовый буфер |
0,50 |
Длинная линия полной длины, управляемая ЛБ и нагруженная на один ЛБ |
0,50 |
Оценка температурного режима
Рабочая температура корпуса SiP зависит от варианта исполнения: коммерческое от 0 до 70 °С; промышленное – от 40 до 85°С; военное – от 55 до 125 °С. Предельная температура кристалла, при которой обеспечивается надежная работа ПЛИС, составляет 125 °С для пластмассовых корпусов и 150 °С для керамических. Однако оговоренные в документации параметры справедливы для температуры кристалла не более 85 °С. Если температура кристалла превышает эту величину, то следует учитывать температурное изменение задержек распространения сигналов по кристаллу, которое составляет 0.35 %/°С.
Определение максимальной потребляемой мощности, при которой обеспечивается нормальный тепловой режим его кристалла, производится по формуле:
, (3.1.5)
где Тос – максимальная температура окружающей среды, °С;
Rкp-оc – тепловое сопротивление между кристаллом и окружающей средой, °С/Вт;
Тк – максимальная температура корпуса;
Ткр – максимальная температура кристалла, °С;
Rкp-к – тепловое сопротивление между кристаллом и корпусом, °С/Вт.
Тепловые сопротивления измерялись при температуре от 22 до 25 °С и естественной конвекции. В случае принудительной конвекции можно использовать поправочные коэффициенты. Для пластмассовых корпусов при скорости воздуха 1,3 м/с значение умножается на 0,75; при 2,5 м/с на 0,67; при 3,8 м/с на 0,63.
Формируется предварительное представление облика 3D изделия, как показано на рис. 3.1.2.
Рис. 3.1.2. 3D изделие
Отчет по лабораторной работе должен содержать: структурную схему 3D изделия, результаты выполнения заданий п. 1 – 6. Выводы по каждому из задний и постановку задачи для проектирования каждого из модулей (проект технического задания).