Лекция 11. Микросхемы оперативной памяти

Обязательной частью структуры любого устройства программного управления являются запоминающие устройства (ЗУ). Естественно, что они входят также в состав любых ЭВМ и других логико-вычислительных систем /1 и др./. Состав и структура постоянных ЗУ, в которых средствами ЭВМ, использующей эту память, изменить записанную информацию невозможно, рассмотрены выше. Средства хранения информации, доступные ЭВМ – пользователю как для чтения, так и для записи, причем с одинаковым быстродействием, называют оперативными. Среди ОЗУ различают устройства с произвольным (свободным) доступом (random access memory – RAM) и устройства с последовательным доступом к хранимым данным (например, стек). Различают также внешние ЗУ с носителями типа магнитных лент или дисков и внутренние, выполненные на микроэлектронной базе. Внешние ЗУ обладают последовательным доступом и не во всех случаях обеспечивают режим записи у пользователя. Внутренние, микроэлектронные ОЗУ обеспечивают обычно произвольный доступ к любой своей ячейке памяти. Структурно такие ОЗУ подобны многоразрядным параллельным регистрам, но отличаются наличием адресных дешифраторов, с помощью которых осуществляется доступ к одной линейке ячеек памяти из многих (или к отдельной ячейке) с использованием малого числа адресных линий (аналогично структуре ПЗУ). Кодируются отечественные микросхемы полупроводниковых ОЗУ буквами РУ.

По способу хранения информации в запоминающих элементах полупроводниковые ОЗУ делятся на два основных типа: статические и динамические. Статические запоминающие элементы способны хранить информацию как угодно долго, пока подается электропитание. Динамические запоминающие элементы, напротив, способны хранить информацию только непродолжительное время. Поэтому для хранения информации ее нужно периодически обновлять, или, другими словами, регенерировать. Для обоих типов оперативных ЗУ существует множество различных электронных схем и еще больше, по-видимому, появится в будущем. Их разнообразие отражает не только множество технологий (ТТЛ, n-МОП, КМОП, ЭСЛ и т.д.) и конструкций, но еще и разнообразие требований, предъявляемых к модулям памяти в отношении быстродействия, емкости, плотности упаковки элементов и потребляемой мощности.

1. Статические ЗУ с произвольной выборкой строятся на триггерах с непосредственными связями, которые могут неограниченно долго хранить информацию при включенном питании (в устройствах ЧПУ на время выключения их питают от аккумуляторов). Эти ОЗУ очень просты в эксплуатации, обладают высокой помехоустойчивостью, не требуют дорогих и сложных схем обслуживания, благодаря чему достигается умеренная стоимость всей системы памяти. При интегральной реализации статических RAM используются два вида запоминающих матриц: накопители повышенного быстродействия (время цикла менее 100 нс) без схем дешифрации со средней степенью интеграции в БИС (до 256 бит); накопители среднего быстродействия (время цикла 300-1000 нс) с повышенной информационной емкостью от 256 до 16384 бит со схемами дешифрации.

Простейшие ОЗУ РУ1, РУ2, РУ3, входящие в серию К155, имеют малую емкость (16 и 64 бита) и практически не применяются в современных УЧПУ. К155РУ5 (256х1), К132РУ2, К565РУ2 и К155РУ7 (все 1Кх1) применяются в контроллерах периферийного оборудования (например, дисплея). Четырехразрядные ОЗУ К531РУ9, К531РУ11 и К589РУ01 используются для создания сдвигающих регистров /5/.

Основной базой для модулей статической памяти УЧПУ являются микросхемы серии К537. Они выполняются по КМОП-технологии, что позволяет значительно снизить мощность, потребляемую микроЭВМ. Отличительной особенностью микросхем серии К537 является их способность сохранять информацию при пониженном напряжении источника питания, что расширяет сферу применения этих БИС в качестве квазиЭППЗУ. Рассмотрим их более подробно. В микросхеме 537РУ2 (рис. 70, а) емкостью 4К одноразрядных слов (бит) реализована синхронная запись и чтение информации, когда значения сигналов на входах (адресных, , DI) фиксируются в запоминающем устройстве переходом сигнала с 1 на 0. В соответствии с зафиксированным значением сигнала производится запись или чтение информации по выбранному адресу. Реализация в ЗУ синхронной записи и чтения позволяет повысить скорость обмена данными между микропроцессором и памятью. В микросхеме 537РУ3 (4Кх1) запись и чтение асинхронная, т.е. в ячейке памяти фиксируются значения информационных сигналов DI_i в момент окончания сигнала

прототип – HM6516

а) б)¹⁴ в)

Рис. 70

разрешения записи WЕ=0. Запоминающие устройства с произвольной выборкой 537РУ13, 537РУ10 (рис. 70, б) и 537РУ8 имеют двунаправленную шину данных D. Направлением передачи данных управляет сигнал . Особенностью РУ8 (2Кх8) является синхронное чтение при асинхронной записи данных, в то время как РУ13 (1Кх4) и РУ10 (2Кх8) реализованы с асинхронными записью и чтением информации.

2. Разработка микросхем памяти большой емкости (более 16 Кбит) потребовала изменения подхода к их структуре, замены статического способа хранения информации на динамический. Для увеличения информационной емкости микросхем необходимо было дальнейшее сокращение площади, занимаемой запоминающим элементом. Уменьшение числа элементов и, соответственно, площади достигается при использовании динамических запоминающих ячеек, в которых информация хранится в виде заряда емкостей, образованных обратно смещенными р-n переходами. Ток утечки такого перехода имеет значение не более 10^-10 А, а емкость накопительного конденсатора не превышает 0,1-0,2 пФ, следовательно, постоянная времени разряда конденсатора t≥1 мс. Поэтому для поддержания стандартного значения уровня сигнала на выходе БИС необходимо осуществлять периодическое восстановление информации (т.е. ее регенерацию) с периодом t_REF≤(1..2) мс. Это одна из основных особенностей динамических ОЗУ. Вторая особенность – ограничение скорости записи-чтения из-за ненулевого времени процесса перезаряда емкости запоминающего конденсатора (при чтении заряд стекает и восстанавливается специальной цепочкой).

Строятся динамические микросхемы памяти (RAMD) на основе комплементарных МОП-транзи­сторов.

Главные отличия динамических микросхем памяти от статических заключаются в следующем: отсутствует источник питания запоминающих ячеек; необходимы логические схемы, обеспечивающие регенерацию информации; обрамление требует более сложных схем; необходима максимальная простота схемы накопителя для обеспечения минимума занимаемой площади; потребляемая мощность меньше, поскольку динамический запоминающий элемент не потребляет тока, за исключением тех относительно коротких отрезков времени, когда к нему обращаются.

Конструктивно память DRAM состоит из ''ячеек'' размером в 1 или 4 бит, в каждой из которых можно хранить определенный объем данных. Совокупность "ячеек" такой памяти образуют условный "прямоугольник'', состоящий из определенного количества ''строк и столбцов''. Один такой "прямоугольник" называется ''страницей'', а совокупность страниц называется "банком''. Весь набор "ячеек" условно делится на несколько областей.

При изготовлении сверхбольших микросхем памяти используется мультиплексирование линий адреса для сокращения числа выводов микросхемы – на одни и те же выводы сначала подаются старшие разряды адреса, сопровождающиеся стробом строки (RAS – row address strobe), затем младшие со стробом столбца (CAS – column address strobe). Рассмотрим, например, управление микросхемой К565РУ5 (рис. 70, в). При обращении к ней для записи бита данных необходимо подать код адреса строк А₀ – А₇, одновременно с ним или с некоторой (не нормируется) задержкой сигнал , затем с нормированной задержкой на время удержания адреса строк относительно сигнала на эти же выводы А₀ – А₇ подается код адреса столбцов и с некоторой задержкой на время t_SU(A—CAS) сигнал .

К моменту подачи кода адреса столбцов на вход DI подводят записываемый бит информации, который сигналом при наличии = 0 фиксируется на входном триггере-"защелке". Сигнал записи может быть подан уровнем или импульсом длительностью t_W(WR). Если сигнал записи подан уровнем, то фиксацию входных данных триггер-"защелка" производит по отрицательному перепаду сигнала (при разрешающем значении сигнала ). По окончании записи должна быть выдержана пауза между сигналами длительностью t_REC(RAS) для восстановления состояния внутренних цепей микросхемы. В режиме считывания порядок подачи адресных и управляющих сигналов аналогичен рассмотренному.

По способу организации регенерации RAMD делятся на три вида: с планарной регенерацией, с накачкой заряда, со строчной регенерацией. Практическое распространение нашел только последний способ. Микросхемы со строчной регенерацией содержат наименьшее число усилителей записи/счи­тывания (равное числу столбцов) и отличаются простотой выполнения запоминающих ячеек, которые состоят или из трех транзисторов или из одного. У однотранзисторных микросхем памяти более сложный усилитель считывания, но размер кристалла существенно меньше, поскольку меньше размер ячейки памяти. Это позволяет иметь более высокий процент годных микросхем и более низкую их стоимость. Регенерация информации в микросхемах этого типа осуществляется формированием специального цикла регенерации, который, как правило, представляет собой либо цикл считывания по адресу регенерации, либо цикл записи по адресу регенерации с блокировкой записи. В одном цикле регенерируют одновременно все ячейки памяти одной из строк памяти выбранного адреса.