- •Часть 2
- •Структура цап
- •Схемные решения узлов цап
- •Основные сведения по характеристикам цап Статические параметры
- •Динамические выходные характеристики
- •Описание лабораторного стенда
- •2. Порядок выполнения работы Контрольные вопросы по допуску к работе
- •2.1. Задание на выполнение работы
- •2.2. Порядок действий
- •2.3. Порядок обработки материалов
- •3. Итоговые вопросы
- •Структура ацп
- •Основные сведения по характеристикам ацп Статические параметры
- •Системные ошибки
- •Дифференциальная нелинейность (dnl)
- •Интегральная нелинейность (inl)
- •Ошибки смещения и коэффициента передачи
- •Другие источники ошибки
- •Схемные решения ацп
- •Описание лабораторного стенда
- •2.3. Порядок обработки материалов
- •3. Итоговые вопросы
- •Библиографический список
- •Содержание
- •Часть 2
- •394026 Воронеж, Московский просп., 14
Схемные решения ацп
Современные АЦП последовательного приближения выполняются в виде интегральной схемы. Основное различие между АЦП по схемотехническому исполнению состоит в том, какие блоки из указанных на рис. 10.3 интегрированы в одном корпусе. Первые АЦП включали только ЦАП тока (см. рис. 9.8) и БФК (то есть регистры) и не содержали в себе ни ИОН, ни ОУ, ни КН. Современные АЦП представляют законченные устройства, параметры их узлов сбалансированы так, чтобы обеспечить паспортные значения точности, входных и выходных сигналов.
В лабораторной работе используется АЦП, собранный на микросхеме КР572ПВ1, которая содержит 12-разрядный ЦАПН и БФК, реализующий алгоритм последовательного приближения. Исполнение ИОН, ОУ и КН в виде отдельных узлов позволяет изучить их работу и влияние на результат преобразования.
В состав БИС входят устройства для организации побайтового обмена информацией с 8-разрядной шиной данных МП. В режиме АЦП существует возможность организации синхронной и циклической работы, произвольного уменьшения числа разрядов и вывода данных в последовательном коде. Изменение режимов работы производится коммутацией небольшого числа внешних выводов.
Условное графическое обозначение (УГО) и распиновка этой микросхемы приведены на рис. 10.7. Назначение выводов:
1 – последовательный вход;
2 – вход управления СР;
3 – напряжение питания Ucc1;
4–15 – цифровые выходы (от СР к MP);
16 – вход управления MP;
17 – вход управления режимом;
18 – выход Цикл;
19 – вход сравнения;
20 – напряжение питания Ucc2;
21 – вход ТИ;
22 – выход Конец преобразования;
23 – вход Запуск;
24 – вход Цикл;
26 – вход стробирования ЦАП;
27 – цифровая земля;
28 – конечный вывод РМ R–2R;
29 – общий вывод резисторов R/2,R/4;
31 – вывод резистора R/4;
32 – вывод резистора R/2;
33 – опорное напряжение Uref;
34 –вход R;
35 –вход 2R;
37 – общий вывод резисторов R и 2R;
38 –токовый выход резистивной матрицы (РМ) 1;
39 –выход РМ 2;
40 – аналоговая земля.
Нижняя часть УГО отображает наличие матриц резисторов, подключенных к выводам так, как показано на рис. 10.8. По схемотехническому решению и топологии матрица ЦАП подобна ИС К572ПА1, но отличается увеличенным числом КМОП ключей и звеньев R-2R резистивной матрицы (12 звеньев вместо 10). Две группы прецизионных резисторов (R-2R и R/4-R/2) предназначены для образования совместно с внешним ОУ и/или КН завершенных схем АЦП и ЦАП с различным коэффициентом преобразования. Цифровая часть БИС включает необходимые для построения АЦП последовательного приближения логические узлы, а также дополнительные устройства для работы в режиме ЦАП.
М икросхема может использоваться как в составе АЦП, так и в качестве ЦАПТ в соответствии с таблицей режимов.
Режим |
Информационно-цифровые разряды |
Выходы управления |
Вход стробирования |
||
СР |
МР |
Р |
|||
АЦП |
1 – 12 |
1 |
1 |
0 |
1 |
1 – 4 |
1 |
0 |
0 |
1 |
|
5 – 12 |
0 |
1 |
0 |
1 |
|
Разомкнуты |
0 |
0 |
0 |
1 |
|
ЦАП |
1 – 12 |
1 |
1 |
1 |
1 |
1 – 4 |
0 |
1 |
1 |
1 |
|
5 – 12 |
1 |
0 |
1 |
1 |
|
Хранение информации в регистре ЦАП |
– |
– |
– |
– |
0 |
Как следует из таблицы, для использования в составе АЦП с постоянно доступными для наблюдения цифровыми выходами следует установить режим Р = 0, МР = СР = 1, Строб = 1.
Преобразование осуществляется за 12 рабочих тактов, каждый из которых по длительности равен двум импульсам ГТИ. Вспомогательный такт используется для формирования сигнала Конец преобразования. По этому сигналу происходит считывание цифровой информации. В циклическом режиме работы за периодом считывания следует период возврата АЦП в исходное состояние (сброса) по сигналу с вывода Цикл.
Для использования совместно с 8- и 16-разрядными шинами данных микропроцессоров предусмотрено побайтное управление цифровыми выходами с переводом в Z-состояние. Однако следует учитывать, что нормальное функционирование БИС обеспечивается при тактовой частоте до 250 кГц, поэтому использование для ее тактирования сигналов с линии SYSCLK процессора возможно только через соответствующий делитель.