всё о микросхемах / Микросхемы для АЦП и мультимедиа

Íà Ðèñ. 3 приведена временная диаграмма чтения из AD7896. Тактовый сигнал для последовательного интерфейса подает ся через вход SCLK. Биты данных выводятся на линию SDATA по спадам SCLK и являются достоверными на двух следующих перепадах SCLK: фронте и спаде. Преимуществом того, что данные имеют правильные значения как на фронте, так и на спаде SCLK, является большая свобода, предоставляемая разработчику в организации интерфейса с AD7896, а также то, что возможен интерфейс с более широким кругом микропроцессоров и микроконтроллеров. Это объясняет также наличие на диагра мме двух временных параметров — t4 è t5. Параметр t4 определяет, через какое время после спада SCLK установится правильное значени е очередного бита данных, в то время как t5 определяет, как долго после спада SCLK сохраняется правильное значение предыдуще го бита. Первый предварительный ноль выводится по первому фр онту SCLK. Отметим, что 1-й ноль может установиться на SDATA уже к приходу 1-го спада SCLK, даже при том, что время доступа к данным по спецификациям составляет 60 нс (версии A, B, питание 5 В) для остальных битов, а длительность полупериода SCLK = ”1” может быть 50 нс при частоте SCLK 10 МГц. То, что первый бит выводится на линию SDATA быстрее, чем остальные, обусловлено особенностями внутренней схемы AD7896. Чтобы получить полный результат преобразования, необходимо подать 16 тактовых импульсов. Сначала AD7896 выводит 4 предварительных нуля, за которыми следуют 12 бит результата преобразования, начиная со старшего бита СЗР (DB11). По предпоследнему спаду SCLK выводится последний бит данных — МЗР (DB0). МЗР будет сохраняться на выходной линии в течение номинального вре мени5t после последнего (16-го) заднего фронта SCLK, чтобы этот бит мог быть считан по спаду SCLK, а затем выходная линия будет отключена (переведена в высокоимпедансное состояние). По сле вывода последнего бита на входе SCLK должен сохраняться низк ий уровень до следующей операции чтения данных. Если после 16-г о импульса SCLK будут следовать дополнительные тактовые импульсы, то AD7896 снова начнет выводить данные из своего

выходного регистра, а выходная линия не будет отключена, д аже если тактовый сигнал SCLK остановится. Если SCLK остановится до следующего спада CONVST, то на этом спаде CONVST выходной регистр сдвига будет сброшен, и AD7896 будет продолжать работать корректно. Отметим, что на входе SCLK обязательно должен быть ”0” в момент перехода CONVST в ”0”, чтобы выходной регистр сдвига был сброшен корректно.

— 60 íñ ïðè 5 Â,

— 100 нс при 2.7 В (версии A, B),

— 70 íñ ïðè 5 Â,

— 110 нс при 2.7 В (версия S).

Отметим, что для AD7896 версий A, B при напряжении питания 3.0 В допустима частота SCLK 10 МГц (частота отсчетов 100 кГц), если требуемое время предустановки для процессора составляе т 0 нс (что может быть возможным для специализированной ИС или программируемой логической матрицы). Данные тогда должны быть считаны в следующие 10 нс (номинальное время удержания данных, t5) после спада SCLK.

Логика управления AD7896 подсчитывает перепады тактового сигнала, чтобы определить, какой бит из выходного регистр а должен быть выведен на SDATA. Чтобы не потерять синхронизацию, счетчик тактовых импульсов SCLK сбрасывается на спаде сигна ла CONVST, при условии что SCLK = ”0”. Kрайне необходимо, чтобы переключение CONVST в ”0” не происходило во время операции чтения.

CОЕДИНЕНИЕ С МИKРОПРОЦЕССОРАМИ / МИKРОKОНТРОЛЛЕРАМИ

AD7896 предоставляет трехпроводный последовательный интерфейс, который может использоваться для подключения к последовательным портам сигнальных процессоров (DSP — Digital Signal Processor) и микроконтроллеров. На Ðèñ. 5...8 приведены схемы интерфейса AD7896 с различными микроконтроллерами и сигнальными процессорами. Для AD7896 нужен внешний тактовый сигнал, и как следствие этого во всех приведенных схемах интерфейса процессор/контроллер является ведущим (master), генерируя тактовый сигнал, а AD7896 является ведомым (slave).

ИНТЕРФЕЙС AD7896 — 8051

Í à Ð è ñ . 5 п р и в е д е н а с х е м а и н т е р ф е й с а A D 7 8 9 6 и микроконтроллера 8X51/L51. Для 8X51/L51 установлен режим 0 последовательного интерфейса. На рисунке приведена прос тейшая схема интерфейса, в которой AD7896 является единственной ИС, подключенной к последовательному порту 8X51/L51, когда, не требуется никакого декодирования операции во время обра щения для последовательного чтения.

Рис. 5. Интерфейс AD7896 — 8X51/L51

8X51/L51 AD7896

P1.2 èëè INT1 BUSY

P3.0 SDATA

A1412P02

Для функции выбора AD7896 в тех схемах, где к последовательному порту 8X51/L51 подключено несколько устройств, можно использовать один из битов, (конфигурированный как выход ной бит) одного из параллельных портов 8X51/L51, чтобы с его помощью стробировать (включать/выключать) последователь ный тактовый сигнал, идущий на AD7896. Это можно реализовать при помощи простейшей логической функции И над этим выходным битом порта и последовательным тактовым сигналом, генерируемым 8X51/L51. Выходной бит порта должен быть равен ”1” чтобы выбрать AD7896, и ”0”, когда AD7896 не выбирается.

Kонец преобразования отслеживается по сигналу BUSY, что показано на схеме интерфейса Ðèñ. 5. Линия BUSY AD7896 подключена к порту P1.2 8X51/L51, так что 8X51/L51 может опрашивать эту линию. Сигнал BUSY может быть также подключен к линии прерывания INT1 8X51/L51, если предпочтение отдается системе, управляемой прерываниями. На схеме показаны оба эти варианта.

Отметим, что во время операции чтения AD7896 выводит данные начиная со старшего бита, тогда как 8X51/L51 ожидает первым младший бит. Следовательно, данные, считанные в буфер последовательного обмена, должны быть переупорядочены, ч тобы получить результат преобразования в правильном формате.

Частота последовательного тактового сигнала, генерируе мого 8X51/L51, ограничена гораздо меньшим значением, чем максимальная частота SCLK, с которой может работать AD7896. Поэтому длительность операции чтения данных из AD7896 будет н а самом деле больше, чем время преобразования. Это означает, что AD7896 не может работать со своей максимальной производительностью, когда она используется с 8X51/L51.

ИНТЕРФЕЙС AD7896 — 68HC11/L11

Íà Ðèñ. 6 приведена схема интерфейса AD7896 и микроконтроллера 68HC11/L11. В приведенной схеме для 68HC11/L11 установлен однокристальный режим, и используется

его порт SPI. 68HC11/L11 работает в режиме ”ведущий”; его бит CPOL установлен в логический 0, а бит CPHA установлен в 1. Kак и в предыдущем случае, показана простейшая схема интерфейса , в которой AD7896 является единственной ИС, подключенной к последовательному порту 68HC11/L11, и, следовательно, не требуется никакого декодирования во время операции обра щения для последовательного чтения.

Рис. 6. Интерфейс AD7896 — 68HC11/L11

68HC11/L11 AD7896

PC0 èëè IRQ BUSY

SCK SCLK

MISO SDATA

A1412P03

Kак и в предыдущем случае, чтобы выбрать AD7896 в тех схемах, где к последовательному порту 68HC11/L11 подключено несколько устройств, можно использовать один из битов, (конфигурированный как выходной бит) одного из параллель ных портов 68HC11/L11, чтобы с его помощью стробировать (включать/выключать) последовательный тактовый сигнал, и дущий на AD7896. Это можно реализовать при помощи простейшей логической функции И над этим выходным битом порта и последовательным тактовым сигналом, генерируемым 68HC11/L11. Выходной бит порта должен быть равен ”1” чтобы выбрать AD7896, и ”0”, когда AD7896 не выбирается.

Kонец преобразования отслеживается по сигналу BUSY, что показано на схеме интерфейса Ðèñ. 6. Линия BUSY AD7896 подключена к порту PC0 68HC11/L11, так что 68HC11/L11 может опрашивать эту линию. Сигнал BUSY может быть также подключен к линии прерывания IRQ 68HC11/L11, если предпочтение отдается системе, управляемой прерываниями. На схеме показаны оба эти варианта.

Частота тактового сигнала, генерируемого 68HC11/L11, ограничена гораздо меньшим значением, чем максимальная частота SCLK, с которой может работать AD7896. Поэтому длительность операции чтения данных из AD7896 будет на самом деле больше, чем время преобразования. Это означает, что AD7896 не будет работать со своей максимальной производительностью, когда она используется с 68HC11/L11.

ИНТЕРФЕЙС AD7896 — ADSP-2103/5

Íà Ðèñ. 7 приведена схема интерфейса AD7896 и сигнального процессора ADSP-2103/5. В этой схеме выход RFS1 последовательного порта SPORT1 ADSP-2103/5 используется для стробирования последовательного тактового сигнала (SCLK1) ADSP-2103/5, прежде чем тот подается на вход SCLK AD7896. Выход RFS1 конфигурирован в режим работы с активным высоким уровнем. Выходной сигнал BUSY AD7896 подается на вход IRQ2 ADSP-2103/5; таким образом, в конце преобразования генерируется прерывание, сообщающее ADSP-2103/5 о необходимости начать операцию чтения. Такой интерфейс обеспечивает необходимый для AD7896 тактовый сигнал в виде серий импульсов (по 16 тактовых импульсов, после чего на вхо де SCLK AD7896 остается низкий уровень до следующего обмена данными). Линия SDATA подключена к линии DR1 последовательного порта ADSP-2103/5.

Временные соотношения между выходными сигналами SCLK1 и RFS1 ADSP-2103/5 таковы, что задержка между фронтом SCLK1 и фронтом сигнала RFS1 (с активным высоким уровнем) доходит до 30 нс. Необходимо также, чтобы данные были предустановлены з а 10 нс до спада SCLK1, чтобы они были правильно считаны в

ADSP-2103/5. Время доступа к данным для AD7896 составляет 60 нс (питание 5 В, версии A, B) относительно фронта SCLK. Предполагая, что задержка распространения через внешний логический элемент И равна 10 нс, получаем, что длительность полупериода SCLK1 = ”1” выходного сигнала SCLK1 ADSP-2105 должна быть ³(30 + 60 + 10 + 10) нс, т.е. ³110 нс. Это значит, что частота последовательного тактового сигнала, с которой может раб отать интерфейс Ðèñ. 7, ограничена значением 4.5 МГц. Есть однако метод, позволяющий работать с частотой сигнала SCLK1 ADSP-2105, равной 5 МГц (что является максимальной частотой последовательного тактового сигнала для выхода SCLK1). В этом случае не может быть гарантировано правильное считывани е в ADSP-2105 первого предварительного ноля слова данных AD7896, вследствие совокупной задержки сигнала RFS и времени досту па к данным AD7896. В большинстве случаев это приемлемо, так как остаются еще три подготовительных нуля, за которыми следу ют 12 бит данных. Что касается ADSP-2103, то частота сигнала SCLK1 не должна превышать 4 МГц, ввиду того что при питании 3 В время доступа к данным AD7896 составляет 100 нс.

Рис. 7. Интерфейс AD7896 — ADSP-2103/5

ADSP-2103/5 AD7896

IRQ2 BUSY

RFS1

&

SCLK

SCLK1

DR1 SDATA

A1412P04

Альтернативным решением является установка для ADSP-2103/5 такого режима, когда порт работает от внешнего прерывающегося тактового сигнала. В этом случае внешний тактовый сигнал в виде серий импульсов подается на тактовые входы как ADSP-2103/5, так и AD7896. В этой схеме AD7896 ограничивает частоту тактового сигнала значением 10 МГц.

ИНТЕРФЕЙС AD7896 — DSP56002/L002

Íà Ðèñ. 8 приведена схема интерфейса AD7896 и сигнального процессора DSP56002/L002. Для DSP56002/L002 установлен нормальный асинхронный режим работы со стробируемым тактовым сигналом. Установлена следующая конфигурация: длина слова — 16 бит, сигнал SCK — выходной стробируемый тактовый сигнал. В этом режиме DSP56002/L002 выдает 16 тактовых импульсов для операции чтения из AD7896. DSP56002/L002 считывает данные с линии на первом спадающем фронте SCK, поэтому интерфейс состоит просто из двух линий, как показ ано на

Ðèñ. 8.

Рис. 8. Интерфейс AD7896 — DSP56002/L002

DSP56002/L002 AD7896

MODA/IRQA BUSY

SCK SCLK

SDR SDATA

A1412P05

Сигнал BUSY AD7896 подается на вход MODA/IRQA DSP56002/L002, поэтому в конце преобразования генерируется прерывание . Это гарантирует выполнение операции чтения после завершени я преобразования.

ХАРАKТЕРИСТИKИ AD7896

ЛИНЕЙНОСТЬ

Линейность AD7896 определяется внутренним 12-разрядным ЦАП. Этот ЦАП имеет сегментную архитектуру; он откалиброван пр и помощи лазера для минимизации его погрешностей интеграл ьной и дифференциальной линейностей. Интегральная нелинейно сть AD7896 составляет как правило ±1/4 МЗР, а дифференциальная нелинейность, как правило, лежит в пределах ±1/2 МЗР.

ØÓÌ

Шум АЦП проявляет себя как неопределенность кода при преобразовании постоянных напряжений или как уровень собственных шумов (например, в БПФ) при преобразовании переменных сигналов. В дискретизирующим АЦП, таком как AD7896, вся информация о входном аналоговом сигнале содержится в полосе частот от 0 Гц до половины частоты дискретизации — fS/2. Входная полоса частот УВХ превышает частоту Найквиста, и, следовательно, следует использовать предварительные НЧ-фильтры (фильтры для устранения эффекта наложения спектров при дискретизации) для подавления нежелательных компонент входного сигнала, частота котор ых превышает fS/2, если такие компоненты присутствуют.

Íà Ðèñ. 9 приведена гистограмма распределения результатов преобразований 8192 отсчетов постоянного сигнала при помощ и AD7896 (питание 3.3 В). Входное напряжение было установлено точно посередине между уровнями, соответствующими двум соседним переключениям кода. Из гистограммы видно, что по чти все коды равны одному и тому же числу, что говорит об очень хороших шумовых характеристиках АЦП. Для гистограммы Ðèñ. 9 rms-шум AD7896 равен 111 мкВ.

Рис. 9. Гистограмма результатов 8192 преобразований входного напряжения постоянного уровня

Íà Ðèñ. 10 приведены аналогичные данные, но на этот раз выходные данные АЦП считывались из AD7896 во время преобразования. Эффектом такого чтения является внесени е в схему дополнительного шума в моменты сравнений, что увеличивает шум, генерируемый AD7896. Гистограмма результатов 8192 преобразований того же самого постоянного сигнала дает теперь более широкое распределение кодов, соответственн о rmsшум AD7896 увеличился до 279 мкВ. Величина этого эффекта будет зависеть от того, как расположены перепады тактового сигн ала по отношению к моментам сравнений в процессе преобразовани я. При чтении из AD7896 во время преобразования можно достичь такого же уровня характеристик, как и при чтении после преобразования, если перепады внешнего тактового сигнал а надлежащим образом расположены относительно моментов сравнений.

Рис. 10. Гистограмма результатов 8192 преобразований входного напряжения постоянного уровня с чтением из AD7896 во время преобразования

ДИНАМИЧЕСKИЕ ХАРАKТЕРИСТИKИ (ТОЛЬKО ДЛЯ РЕЖИМА 1)

Имея суммарное время преобразования и выборки сигнала ра вное 9.5 мкс, AD7896 идеально подходит для применений, связанных с обработкой широкополосных сигналов. Для таких применени й необходима информация о влиянии АЦП на спектр входного сигнала. В спецификациях приведены такие параметры, как отношение сигнал/(шум+искажения) (S/(N+D)), суммарный коэффициент гармоник (THD), максимальная гармоника или паразитный шум и интермодуляционные искажения. На Ðèñ. 11 приведен типовой график БПФ (быстрого преобразования Фур ье) входного сигнала с частотой 10 кГц и размахом 0...+3.3 В после оцифровки при помощи AD7896, с частотой дискретизации 102.4 кГц. В этом случае S/(N+D) = 71.5 дБ, THD = –83 дБ.

Рис. 11. График БПФ сигнала, преобразованного при

помощи AD7896

äÁ

0

–20

–40

–60

–80

–100

–120

0 10240 20480 30720 40960 51200

ЭФФЕКТИВНОЕ КОЛИЧЕСТВО РАЗРЯДОВ

Формула для S/(N+D) (см. ”Терминология”) выражает этот параметр через разрешение или число разрядов. Преобразов ав эту формулу, получаем выражение для еще одной меры качества АЦП, называемой эффективным числом разрядов (N):

N = (SNR õ 1.76)/6.02

где SNR — фактическое значение S/(N+D).

Эффективное число разрядов АЦП может быть вычислено из измеренного отношения S/(N+D). На Ðèñ. 12 приведен типичный график зависимости эффективного числа разрядов от часто ты входного сигнала AD7896 (в диапазоне 0... fS/2 Гц). Частота отсчетов составляет 102.4 кГц. График показывает, что AD7896 оцифровывает входную синусоиду, частота которой равна 51.2 кГц, с эффективным числом разрядов равны 11.25, что соответствует значению S/(N+D) = 69 дБ.

Рис. 12. Эффективное количество разрядов в зависимости от частоты входного сигнала

Количество эффективных разрядов

12.00

11.75

11.50

11.25

11.00

0 25.6 51.2

ЭНЕРГОПОТРЕБЛЕНИЕ

В режиме 2 (автоматическое снижение энергопотребления) AD7896 может работать с частотой отсчетов значительно ниже 100 кГц. В этом случае энергопотребление будет существенно меньше ; конкретное значение будет зависеть от частоты отсчетов. Н а Ðèñ. 13 приведен график зависимости энергопотребления от частоты отсчетов в диапазоне 0.01...1 кГц при работе в режиме 2. Условия измерений следующие: питание +2.7 В, температура 25°С, частота SCLK равна 8.33 МГц, данные считываются после преобразования.

Рис. 13. Энергопотребление в зависимости от частоты дискретизации при работе в режиме 2

PD, ìêÂò

200

fSCLK = 8.33 ÌÃö

160

120

80

40

0

10 100 1000

ANALOG DEVICES

AD9022

12-РАЗЯДНЫЙ АЦП С ЧАСТОТОЙ ДИСКРЕТИЗАЦИИ 20 MSPS

ОСОБЕННОСТИ

ωМонолитное исполнение

ω12–разрядный АЦП с частотой отсчетов ........................ до 20 MSPS

ωНизкое энергопотребление ................................................ 1.4 Вт

ωРасположенные на кристалле УВХ и ИОН

ωЗначительный динамический диапазон, свободный от парази тных компонент

ωТТЛ/ МОП – совместимые логические сигналы

ПРИМЕНЕНИЯ

ωРадарные приемники

ωЦифровые средства связи

ωЦифровые измерительные приборы

ωЭлектронно–оптические приборы

ωМедицинские сканнеры и томографы

ωЦифровые фильтры

ОБЩЕЕ ОПИСАНИЕ

AD9022 – это быстродействующий высококачественный монолитный 12–разрядный АЦП. Все необходимые для работы АЦ П схемы, включая устройство выборки – хранения (УВХ) и источ ник опорного напряжения (ИОН), расположены на кристалле, что д ает законченную систему аналого–цифрового преобразования. AD9022 является аналогом AD9023: главное различие между этими двумя ИС состоит в том, что все логические сигналы AD9022 ТТЛ–совместимы, тогда как в AD9023 на логических входах и выходах использованы ЭСЛ–схемы. Число и расположение выводов у этих двух ИС практически одинаково.

Питание AD9022 осуществляется от источников +5 В и –5.2 В. AD9022 имеет отличные динамические характеристики. При дискретизации входного сигнала AIN=1 МГц с частотой отсчетов

Внутреннее УВХ имеет ширину полосы пропускания 100 МГц и, что еще более важно, его схема обеспечивает отличные динамические характеристики для входных аналоговых сигналов с частот ами выше частоты Найквиста. Эта особенность важна для многих применений, связанных с цифровой обработкой сигналов пут ем субдисретизации, например, прямое преобразование сигнал а ПЧ (промежуточной частоты) в цифровую форму.

Чтобы сохранить динамические характеристики на еще боле е высоких промежуточных частотах, можно использовать моно литные УВХ радиочастотного диапазона (такие как AD9100 и AD9101 вместе с AD9022 для обработки сигналов до частот 70 МГц и выше.

Имея дифференциальную нелинейность DNL менее 0.5 МЗР и время установления 20 нс (при ступенчатом изменении входно го сигнала), AD9022 дает отличные результаты в схемах с передискретизацией низкочастотных аналоговых сигналов (например, оцифровка сигналов ПЗС). Входной диапазон равен ±1 В, а входное сопротивление составляет 300 Ом. Аналоговый вх од AD9022 может подключаться или непосредственно к источнику сигнала, или через малошумящие буферные усилители с низки ми искажениями серии AD96xx.

Все управляющие тактовые сигналы генерируются внутри AD9022 на основе входного тактового сигнала (ENCODE), который инициирует цикл преобразования. Чтобы АЦП работал наилуч шим образом, сигнал ENCODE должен иметь как можно меньшее фазовое дрожание. Также при проектировании платы должны учитываться стандартные рекомендации по разработке быс трых аналого – цифровых схем.

Кристалл AD9022 изготовлен по биполярной технологии с изолирующей канавкой. В AD9022 использована новая многокаскадная архитектура (см. блок–схему). AD9022 выпускает ся в 28 –выводном корпусе типа DIP и в малогабаритном корпусе для поверхностного монтажа. Выпускаются модификации AD9022 для промышленного диапазона температур (–25 °C...+85 °C) и для военого ( –55 °C...+125 °C.)

ТИПОНОМИНАЛЫ

Примечания:

1. При превышении или длительном воздействии этих абсолют ных максимальных значений ИС может быть повреждена. Не подраз умевается правильная работа ИС при этих значениях, как и при любых др угих значениях, превышающих номинальные.

монтажа): QJC = 13 °C/Âò; QJA = 45 °C/Âò;

УРОВНИ ТЕСТИРОВАНИЯ

I– 100 % тестирование при изготовлении

II – 100 % тестирование при +25°C при изготовлении и выборочное тестирование при указанных температурах. Выборочное тестирование динамических характеристик.

VI – Все ИС 100% тестируются при +25°C при изготовлении. Модификации ИС с расширенным температурным диапазоном 100% тестируются при крайних значениях температуры; для модификаций с промышленным температурным диапазоном значение параметра гарантируется на основании лабораторных испытаний образцов ИС (как и IV).