всё о микросхемах / Микросхемы для АЦП и мультимедиа
.pdf
8-KАНАЛЬНАЯ,12-РАЗРЯДНАЯ СИСТЕМА СБОРА ДАННЫХ |
|
|
AD7890 |
|
||||
микропроцессора на сигнал прерывания и времени, за которо е |
Внутренний импульс инициируется всякий раз, когда происходит |
|||||||
процессор считывает данные, это может оказаться и самым |
запись в управляющий регистр. В результате этого для всех |
|||||||
быстрым циклом, с которым может работать система. В любом |
програмных команд старта преобразования инициируется |
|||||||
случае, длительности высокого и низкого уровней CONVST не |
внутренний импульс и преобразование задерживается. При |
|||||||
обязательно должны быть равны. Они могут быть изменены, чт обы |
аппаратном старте можно разделить команду старта |
|||||||
оптимизировать производительность системы. |
преобразования и внутренний импульс. |
|
|
|
|
|||
В другом варианте CONVST может быть обычным сигналом с |
Если выход мультиплексора (MUX OUT) непосредственно соединен |
|||||||
коротким импульсом. Нарастающий фронт CONVST может быть |
со входом устройства выборки-хранения (SHA IN), то не нужно |
|||||||
использован как сигнал прерывания, активного при высоком уровне |
учитывать дополнительное время установки и удлиннять |
|||||||
или срабатывающего по переднему фронту. Затем програмно |
внутренний импульс. Если в схеме мультиплексор переключается, и |
|||||||
может быть введена задержка 5.9 мкс перед считыванием данны х |
преобразование не инициируется ранее чем через 2 мкс посл е |
|||||||
èç ÈÑ. |
|
|
переключения канала (это возможно при аппаратном старте) , то |
|||||
|
|
|
пользователь не должен беспокоиться о подсоединении |
|||||
|
|
|
какой–либо емкости к выводу CEXT. 2 мкс — это время установки |
|||||
ВЛИЯНИЕ CEXT |
|
|
устройства выборки-хранения. В схемах, в которых одноврем ено |
|||||
|
|
переключается мультиплексор и инициируется преобразование |
||||||
|
||||||||
Вывод CEXT AD7890 позволяет задавать интервал, через который |
(програмный старт), к выводу CEXT должна быть подсоединена |
|||||||
емкость 120 пФ, чтобы учесть время |
установки устройства |
|||||||
может начаться преобразование после того, как в ИС записа н |
||||||||
выборки-хранения. |
|
|
|
|
||||
новый адрес канала. Это делается по двум причинам. Во-первы х, |
|
|
|
|
||||
когда изменяется входной канал, входное напряжение на новом |
Если между выводами MUX OUT и SHA IN включены внешние цепи, |
|||||||
канале скорее всего сильно отличается от напряжения на |
то нужно учесть дополнительное время установки, вносимое ими. |
|||||||
предыдущем канале. Следовательно, устройство выборки- |
Если переключение мультиплексора и старт преобразования |
|||||||
хранения должно установиться на новое значение прежде че м |
разделены, и если пользователь почему-либо не хочет |
|||||||
начнется преобразование, чтобы преобразование было точн ым. |
беспокоиться о подключении емкости C |
,то интервал разделения |
||||||
Внутренний импульс задерживает любые команды старта |
EXT |
|
|
|
|
|||
должен быть больше, чем время установки в AD7890 плюс время |
||||||||
преобразованя (а также сигнал, переводящий устройство вы борки- |
установки внешних цепей. В схемах, где одновременно |
|||||||
хранения в режим хранения) до тех пор, пока этот импульс не |
переключается мультиплексор и инициируется преобразование |
|||||||
кончится. Во-вторых, пользователю предоставляется возмож ность |
(программный старт), величина емкости на C |
EXT |
должна быть |
|||||
подсоединить между MUX OUT и SHA IN внешние схемы |
|
|
|
|
||||
выбрана с учетом времени установки устройства выборки-хр анения |
||||||||
формирования сигнала или устраняющие наложение спектро в при |
плюс время установки внешних цепей. |
|
|
|
|
|||
дискретизации. Эти схемы введут в систему дополнительное время |
|
|
|
|
|
|||
установки. Вывод CEXT предоставляет пользователю возможность |
|
||||
удлиннить внутренний импульс, чтобы учесть это дополните льное |
ПОСЛЕДОВАТЕЛЬНЫЙ ИНТЕРФЕЙС |
||||
время установки. С изменением величины емкости на выводе C |
|||||
|
|
|
EXT |
|
|
изменяется длительность |
внутреннего |
импульса. На Ðèñ. 7 |
Порт последовательного обмена AD7890 предоставляет широкие |
||
приведена зависимость между емкостью CEXT (по горизонтали, пФ) |
|||||
возможности для построения интерфейса со стандартными |
|||||
и длительностью внутреннего импульса (по вертикали, мкс). |
|||||
микропроцессорами, микроконтроллерами и процессорами DSP |
|||||
|
|
|
|
||
Рис. 7. Зависимость длительности внутреннего тактового |
(Digital Signal Processor). При последовательном чтении из AD7890 |
||||
|
импульса от CEXT |
|
данные считываются из выходного регистра по линии DATA OUT. При |
||
|
Длительность внутреннего тактового |
последовательной записи в AD7890 данные записываются в |
|||
64 |
импульса, мкс |
|
управляющий регистр по линии DATA IN. |
||
|
|
|
|
||
56 |
|
TA = + 85°C |
Возможны два режима работы, оптимизированные для разных |
||
|
типов интерфейсов, где AD7890 может выступать или как ведущий в |
||||
|
|
|
|
||
48 |
|
TA = + 25°C |
системе (master, генерирует последовательный тактовый сигнал и |
||
|
|
|
|
сигнал синхронизации блока данных), или как ведомый (slave, |
|
40 |
|
|
|
внешний последовательный тактовый сигнал и сигнал блока данных |
|
32 |
|
|
|
должны быть поданы на AD7890). Эти два режима, называемые |
|
|
|
|
режимами с самотактированием и с внешним тактированием, |
||
|
|
TA = – 40°C |
|||
24 |
|
подробно разбираются далее. |
|||
|
|
|
|||
16 |
|
|
|
РЕЖИМ САМОТАKТИРОВАНИЯ |
|
8 |
|
|
|
Режим самотактирования AD7890 задается подачей логического 0 |
|
|
|
|
на вывод SMODE. В этом режиме AD7890 сама генерирует |
||
|
|
|
|
||
0 |
|
|
|
последовательный тактовый сигнал и сигнал синхронизаци и блока |
|
0 |
250 500 |
750 1000 1250 1500 1750 2000 |
данных, используемый для передачи данных из AD7890. Режим |
||
|
|
CEXT, ïÔ |
A2304G01 |
самотактирования может использоваться с процессорами (в ключая |
|
|
|
|
|||
|
|
|
|
||
Длительность внутреннего импульса можно посмотреть пря мо на |
и большинство процессоров DSP), допускающими тактирование |
||||
выводе CEXT. Напряжение на выводе CEXT переходит с низкого на |
своего последовательного порта внешним устройством. |
||||
|
|||||
высокий уровень, когда инициируется последовательная запись в |
ОПЕРАЦИЯ ЧТЕНИЯ |
||||
ИС (на спадающем фронте). Оно начинает разряжаться на шест ом |
|||||
заднем фронте SCLK в операции последовательной записи. Kак |
Íà Ðèñ. 8 приведена временная диаграмма для чтения из AD7890 в |
||||
только напряжение на выводе CEXT упадет до номинального порога |
|||||
режиме самотактирования. После завершения преобразован ия |
|||||
срабатывания +2.5 В, внутренний импульс кончается. |
|||||
сигнал RFS переходит в логический 0 и становятся активными |
|||||
|
|
|
|
||
|
|
|
|
выходы последовательного тактового сигнала (SCLK) и данных |
|
310
8-KАНАЛЬНАЯ,12-РАЗРЯДНАЯ СИСТЕМА СБОРА ДАННЫХ |
|
AD7890 |
||||||||
|
|
|
Рис. 8. Чтение выходного регистра в режиме самотактировани я |
|
||||||
Выход |
RFS |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
t6 |
|
|
|
t1 |
|
|
t3 |
|
|
|
|
|
Выход |
SCLK |
|
|
|
|
|
|
|
||
|
|
|
|
|
|
|
|
|||
|
|
t2 |
|
|
|
t4 |
t5 |
|
t7 |
|
|
|
|
|
|
|
|
||||
|
DATA OUT |
|
Подготовительный |
|
|
|
|
|
||
Выход |
3-е состояние |
íîëü |
|
|
|
|
|
3-е состояние |
||
|
|
|
|
A2 |
A1 |
A0 |
DB11 |
DB10 |
DB0 |
|
|
|
|
|
|
|
|
|
|
A2304Z04 |
|
|
|
Примечание: Выход SCLK подключен через подтягивающий резистор. |
|
|
||||||
(DATA OUT). Передаются 16 разрядов данных с одним ведущим |
тактовых периодов. Правильные значения записываемых раз рядов |
|||||||||
данных должны быть установлены на спадающих фронтах SCLK. |
||||||||||
нулем, за ним следуют три адресных разряда управляющего |
||||||||||
|
|
|
||||||||
регистра, а за ними 12-разрядный результат преобразования, |
|
|
|
|||||||
начиная со старшего разряда. По переднему фронту SCLK линия |
РЕЖИМ С ВНЕШНИМ ТАKТИРОВАНИЕМ |
|||||||||
DATA OUT переключается на вывод следующего разряда, значение |
AD7890 переконфигурируется в режим с внешним тактированием |
|||||||||
которого устанавливается к моменту прихода заднего фрон та SCLK. |
при подаче логической 1 на вывод SMODE. В этом режиме SCLK и |
|||||||||
Выход RFS остается на низком уровне в течение 16-ти тактовых |
RFS являются входами. Режим с внешнм тактированием |
|||||||||
периодов. На 16-м переднем фронте SCLK выход RFS |
предназначен для интерфейса с системами, имеющими выход |
|||||||||
устанавливается в логическая 1 и линия DATA OUT отключается. |
|
последовательного тактового сигнала, синхронизованный с |
||||||||
|
|
|
|
|
|
|
последовательным выводом данных. Это микроконтроллеры, т акие |
|||
ОПЕРАЦИЯ ЗАПИСИ |
|
|
|
|
как 80C51, 87C51, 68HC11, 68HC05, и большинство процессоров |
|||||
Íà Ðèñ. 9 приведена временная диаграмма последовательной |
DSP. |
|
|
|||||||
записи в управляющий регистр AD7890. Вход TFS переводится в |
|
|
|
|||||||
логический 0, чтобы указать ИС, что будет происходить запис ь. |
ОПЕРАЦИЯ ЧТЕНИЯ |
|
||||||||
Переход TFS в 0 включает выход SCLK, который используется для |
Íà Ðèñ. 10 приведена временная диаграмма чтения из AD7890 в |
|||||||||
тактирования передачи данных из последовательного порт а |
режиме внешнего тактирования. RFS преходит в логический 0, что |
|||||||||
процессора в управляющий регистр AD7890. Для управляющего |
указывает ИС на операцию чтения. Входной последовательны й |
|||||||||
регистра требуются только 5 разрядов данных. Они записыва ются |
тактовый сигнал не обязательно должен быть непрерывным. |
|||||||||
на первых пяти периодах последовательного тактового сиг нала, а |
Последовательные данные могут быть считаны отдельными |
|||||||||
данные на следующих периодах игнорируются. Заметим, однак о, |
блоками размером в 1 байт. Однако сигнал RFS должен оставаться |
|||||||||
что для записи данных в управляющий |
регистр |
требуются |
6 |
на низком уровне в течение всей операции передачи данных. |
||||||
|
|
|
Рис. 9. Запись управляющего регистра в режиме самотактиров ания |
|
||||||
Âõîä |
TFS |
|
|
|
|
|
|
|
2 |
|
|
|
|
|
|
|
|
|
|
||
|
|
|
t8 |
|
|
|
|
t12 |
|
|
Выход |
SCLK |
|
|
t3 |
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|||
|
|
|
t9 |
t11 |
|
t4 |
|
|
|
|
|
|
|
|
|
|
Произвольное состояние |
||||
|
|
|
t10 |
|
|
|
|
|
|
|
Âõîä |
DATA IN |
|
A2 |
A1 |
A0 |
CONV |
STBY |
|
|
|
|
|
|
|
|
||||||
|
|
Примечание: Выход SCLK подключен через подтягивающий резистор. |
|
A2304Z05 |
||||||
|
|
|
|
|||||||
|
|
Рис.10. Чтение выходного регистра в режиме внешнего тактиро вания |
|
||||
Âõîä |
RFS |
|
|
|
|
|
|
Âõîä |
SCLK |
t13 |
t15 |
|
|
|
t18 |
|
|
t14 |
|
t16 |
|
t17 |
t19 |
|
|
|
|
|
|
||
|
|
Подготовительный |
|
|
|
|
t19À |
Выход DATA OUT |
íîëü |
|
|
|
|
3-е состояние |
|
|
|
|
|
|
|||
|
|
|
|
|
|
|
|
|
|
A2 |
A1 |
A0 |
DB11 |
DB10 |
DB0 |
|
|
|
|
|
|
|
A2304Z06 |
Публикуется с разрешения |
|
|
|
|
|
311 |
|
фирмы Analog Devices |
|
|
|
|
|
|
|






Частота выборки = 102.4 кГц
(Õ
(Õ