Добавил:
Опубликованный материал нарушает ваши авторские права? Сообщите нам.
Вуз: Предмет: Файл:

всё о микросхемах / Микросхемы для АЦП и мультимедиа

.pdf
Источник:
Скачиваний:
321
Добавлен:
07.01.2022
Размер:
20.04 Mб
Скачать
Публикуется с разрешения фирмы Analog Devices

8-KАНАЛЬНАЯ,12-РАЗРЯДНАЯ СИСТЕМА СБОРА ДАННЫХ

 

 

AD7890

 

микропроцессора на сигнал прерывания и времени, за которо е

Внутренний импульс инициируется всякий раз, когда происходит

процессор считывает данные, это может оказаться и самым

запись в управляющий регистр. В результате этого для всех

быстрым циклом, с которым может работать система. В любом

програмных команд старта преобразования инициируется

случае, длительности высокого и низкого уровней CONVST не

внутренний импульс и преобразование задерживается. При

обязательно должны быть равны. Они могут быть изменены, чт обы

аппаратном старте можно разделить команду старта

оптимизировать производительность системы.

преобразования и внутренний импульс.

 

 

 

 

В другом варианте CONVST может быть обычным сигналом с

Если выход мультиплексора (MUX OUT) непосредственно соединен

коротким импульсом. Нарастающий фронт CONVST может быть

со входом устройства выборки-хранения (SHA IN), то не нужно

использован как сигнал прерывания, активного при высоком уровне

учитывать дополнительное время установки и удлиннять

или срабатывающего по переднему фронту. Затем програмно

внутренний импульс. Если в схеме мультиплексор переключается, и

может быть введена задержка 5.9 мкс перед считыванием данны х

преобразование не инициируется ранее чем через 2 мкс посл е

èç ÈÑ.

 

 

переключения канала (это возможно при аппаратном старте) , то

 

 

 

пользователь не должен беспокоиться о подсоединении

 

 

 

какой–либо емкости к выводу CEXT. 2 мкс — это время установки

ВЛИЯНИЕ CEXT

 

 

устройства выборки-хранения. В схемах, в которых одноврем ено

 

 

переключается мультиплексор и инициируется преобразование

 

Вывод CEXT AD7890 позволяет задавать интервал, через который

(програмный старт), к выводу CEXT должна быть подсоединена

емкость 120 пФ, чтобы учесть время

установки устройства

может начаться преобразование после того, как в ИС записа н

выборки-хранения.

 

 

 

 

новый адрес канала. Это делается по двум причинам. Во-первы х,

 

 

 

 

когда изменяется входной канал, входное напряжение на новом

Если между выводами MUX OUT и SHA IN включены внешние цепи,

канале скорее всего сильно отличается от напряжения на

то нужно учесть дополнительное время установки, вносимое ими.

предыдущем канале. Следовательно, устройство выборки-

Если переключение мультиплексора и старт преобразования

хранения должно установиться на новое значение прежде че м

разделены, и если пользователь почему-либо не хочет

начнется преобразование, чтобы преобразование было точн ым.

беспокоиться о подключении емкости C

,то интервал разделения

Внутренний импульс задерживает любые команды старта

EXT

 

 

 

 

должен быть больше, чем время установки в AD7890 плюс время

преобразованя (а также сигнал, переводящий устройство вы борки-

установки внешних цепей. В схемах, где одновременно

хранения в режим хранения) до тех пор, пока этот импульс не

переключается мультиплексор и инициируется преобразование

кончится. Во-вторых, пользователю предоставляется возмож ность

(программный старт), величина емкости на C

EXT

должна быть

подсоединить между MUX OUT и SHA IN внешние схемы

 

 

 

 

выбрана с учетом времени установки устройства выборки-хр анения

формирования сигнала или устраняющие наложение спектро в при

плюс время установки внешних цепей.

 

 

 

 

дискретизации. Эти схемы введут в систему дополнительное время

 

 

 

 

 

установки. Вывод CEXT предоставляет пользователю возможность

 

удлиннить внутренний импульс, чтобы учесть это дополните льное

ПОСЛЕДОВАТЕЛЬНЫЙ ИНТЕРФЕЙС

время установки. С изменением величины емкости на выводе C

 

 

 

EXT

 

изменяется длительность

внутреннего

импульса. На Ðèñ. 7

Порт последовательного обмена AD7890 предоставляет широкие

приведена зависимость между емкостью CEXT (по горизонтали, пФ)

возможности для построения интерфейса со стандартными

и длительностью внутреннего импульса (по вертикали, мкс).

микропроцессорами, микроконтроллерами и процессорами DSP

 

 

 

 

Рис. 7. Зависимость длительности внутреннего тактового

(Digital Signal Processor). При последовательном чтении из AD7890

 

импульса от CEXT

 

данные считываются из выходного регистра по линии DATA OUT. При

 

Длительность внутреннего тактового

последовательной записи в AD7890 данные записываются в

64

импульса, мкс

 

управляющий регистр по линии DATA IN.

 

 

 

 

56

 

TA = + 85°C

Возможны два режима работы, оптимизированные для разных

 

типов интерфейсов, где AD7890 может выступать или как ведущий в

 

 

 

 

48

 

TA = + 25°C

системе (master, генерирует последовательный тактовый сигнал и

 

 

 

 

сигнал синхронизации блока данных), или как ведомый (slave,

40

 

 

 

внешний последовательный тактовый сигнал и сигнал блока данных

32

 

 

 

должны быть поданы на AD7890). Эти два режима, называемые

 

 

 

режимами с самотактированием и с внешним тактированием,

 

 

TA = 40°C

24

 

подробно разбираются далее.

 

 

 

16

 

 

 

РЕЖИМ САМОТАKТИРОВАНИЯ

8

 

 

 

Режим самотактирования AD7890 задается подачей логического 0

 

 

 

на вывод SMODE. В этом режиме AD7890 сама генерирует

 

 

 

 

0

 

 

 

последовательный тактовый сигнал и сигнал синхронизаци и блока

0

250 500

750 1000 1250 1500 1750 2000

данных, используемый для передачи данных из AD7890. Режим

 

 

CEXT, ïÔ

A2304G01

самотактирования может использоваться с процессорами (в ключая

 

 

 

 

 

 

 

Длительность внутреннего импульса можно посмотреть пря мо на

и большинство процессоров DSP), допускающими тактирование

выводе CEXT. Напряжение на выводе CEXT переходит с низкого на

своего последовательного порта внешним устройством.

 

высокий уровень, когда инициируется последовательная запись в

ОПЕРАЦИЯ ЧТЕНИЯ

ИС (на спадающем фронте). Оно начинает разряжаться на шест ом

заднем фронте SCLK в операции последовательной записи. Kак

Íà Ðèñ. 8 приведена временная диаграмма для чтения из AD7890 в

только напряжение на выводе CEXT упадет до номинального порога

режиме самотактирования. После завершения преобразован ия

срабатывания +2.5 В, внутренний импульс кончается.

сигнал RFS переходит в логический 0 и становятся активными

 

 

 

 

 

 

 

 

выходы последовательного тактового сигнала (SCLK) и данных

310

8-KАНАЛЬНАЯ,12-РАЗРЯДНАЯ СИСТЕМА СБОРА ДАННЫХ

 

AD7890

 

 

 

Рис. 8. Чтение выходного регистра в режиме самотактировани я

 

Выход

RFS

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

t6

 

 

t1

 

 

t3

 

 

 

 

Выход

SCLK

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

t2

 

 

 

t4

t5

 

t7

 

 

 

 

 

 

 

 

DATA OUT

 

Подготовительный

 

 

 

 

 

Выход

3-е состояние

íîëü

 

 

 

 

 

3-е состояние

 

 

 

 

A2

A1

A0

DB11

DB10

DB0

 

 

 

 

 

 

 

 

 

A2304Z04

 

 

Примечание: Выход SCLK подключен через подтягивающий резистор.

 

 

(DATA OUT). Передаются 16 разрядов данных с одним ведущим

тактовых периодов. Правильные значения записываемых раз рядов

данных должны быть установлены на спадающих фронтах SCLK.

нулем, за ним следуют три адресных разряда управляющего

 

 

 

регистра, а за ними 12-разрядный результат преобразования,

 

 

 

начиная со старшего разряда. По переднему фронту SCLK линия

РЕЖИМ С ВНЕШНИМ ТАKТИРОВАНИЕМ

DATA OUT переключается на вывод следующего разряда, значение

AD7890 переконфигурируется в режим с внешним тактированием

которого устанавливается к моменту прихода заднего фрон та SCLK.

при подаче логической 1 на вывод SMODE. В этом режиме SCLK и

Выход RFS остается на низком уровне в течение 16-ти тактовых

RFS являются входами. Режим с внешнм тактированием

периодов. На 16-м переднем фронте SCLK выход RFS

предназначен для интерфейса с системами, имеющими выход

устанавливается в логическая 1 и линия DATA OUT отключается.

 

последовательного тактового сигнала, синхронизованный с

 

 

 

 

 

 

 

последовательным выводом данных. Это микроконтроллеры, т акие

ОПЕРАЦИЯ ЗАПИСИ

 

 

 

 

как 80C51, 87C51, 68HC11, 68HC05, и большинство процессоров

Íà Ðèñ. 9 приведена временная диаграмма последовательной

DSP.

 

 

записи в управляющий регистр AD7890. Вход TFS переводится в

 

 

 

логический 0, чтобы указать ИС, что будет происходить запис ь.

ОПЕРАЦИЯ ЧТЕНИЯ

 

Переход TFS в 0 включает выход SCLK, который используется для

Íà Ðèñ. 10 приведена временная диаграмма чтения из AD7890 в

тактирования передачи данных из последовательного порт а

режиме внешнего тактирования. RFS преходит в логический 0, что

процессора в управляющий регистр AD7890. Для управляющего

указывает ИС на операцию чтения. Входной последовательны й

регистра требуются только 5 разрядов данных. Они записыва ются

тактовый сигнал не обязательно должен быть непрерывным.

на первых пяти периодах последовательного тактового сиг нала, а

Последовательные данные могут быть считаны отдельными

данные на следующих периодах игнорируются. Заметим, однак о,

блоками размером в 1 байт. Однако сигнал RFS должен оставаться

что для записи данных в управляющий

регистр

требуются

6

на низком уровне в течение всей операции передачи данных.

 

 

 

Рис. 9. Запись управляющего регистра в режиме самотактиров ания

 

Âõîä

TFS

 

 

 

 

 

 

 

2

 

 

 

 

 

 

 

 

 

 

 

 

t8

 

 

 

 

t12

 

Выход

SCLK

 

 

t3

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

t9

t11

 

t4

 

 

 

 

 

 

 

 

 

Произвольное состояние

 

 

 

t10

 

 

 

 

 

 

Âõîä

DATA IN

 

A2

A1

A0

CONV

STBY

 

 

 

 

 

 

 

 

 

Примечание: Выход SCLK подключен через подтягивающий резистор.

 

A2304Z05

 

 

 

 

 

 

Рис.10. Чтение выходного регистра в режиме внешнего тактиро вания

 

Âõîä

RFS

 

 

 

 

 

 

Âõîä

SCLK

t13

t15

 

 

 

t18

 

 

t14

 

t16

 

t17

t19

 

 

 

 

 

 

 

 

Подготовительный

 

 

 

 

t19À

Выход DATA OUT

íîëü

 

 

 

 

3-е состояние

 

 

 

 

 

 

 

 

 

 

 

 

 

 

A2

A1

A0

DB11

DB10

DB0

 

 

 

 

 

 

 

A2304Z06

Публикуется с разрешения

 

 

 

 

 

311

фирмы Analog Devices

 

 

 

 

 

 

8-KАНАЛЬНАЯ,12-РАЗРЯДНАЯ СИСТЕМА СБОРА ДАННЫХ

AD7890

 

 

Рис. 11. Запись управляющего регистра в режиме с внешним так тированием

 

Âõîä

TFS

 

 

 

 

 

 

 

 

t20

 

 

 

t23

 

 

 

 

 

 

 

 

Âõîä

SCLK

 

 

 

 

 

 

 

 

 

t22

 

 

Произвольное состояние

 

 

 

 

t21

 

 

 

 

 

 

 

 

 

 

Âõîä

DATA IN

A2

A1

A0

CONV

STBY

 

 

 

 

 

 

Примечание: Выход SCLK подключен через подтягивающий резистор.

A2304Z07

 

 

 

Передаются 16 разрядов данных с одним ведущим нулем, за которым следуют 3 адресных разряда управляющего регистра , а за ними — 12-разрядный результат преобразования, начиная со старшего разряда. Если RFS переходит в 0 при высоком уровне SCLK, то ведущий 0 выводится на DATA OUT по спадающему фронту RFS (как на Ðèñ. 10). Если RFS переходит в 0 при низком уровне SCLK, то ведущий 0 выводится по следующему переднему фронту SCLK. Это гарантирует, что независимо от того, в каком полупериоде сигнала SCLK RFS переходит в 0, правильное значение ведущего 0 будет на DATA OUT на первом после перехода RFS в 0 спадающем фронте SCLK, при условии, что выдержаны времена t14 è t17.

Последовательные разряды данных выводятся по переднему фронту SCLK, их правильные значения устанавливаются к приход у заднего фронта SCLK. По окончании операции чтения линия DATA OUT отключается на переднем фронте SCLK или RFS, судя по тому, какой из них будет раньше. Если в момент завершения преобразования идет чтение из выходного регистра, то обно вление выходного регистра задерживается до тех пор, пока не зако нчится чтение и RFS вернется в логическую 1.

ОПЕРАЦИЯ ЗАПИСИ

Íà Ðèñ. 11 приведена временная диаграмма записи в управляющий регистр. Kак и в режиме самотактирования, вход TFS устанавливается в логический 0, чтобы указать ИС, что будет происходить запись. Управляющему регистру нужны 5 разрядо в данных. Они загружаются на первых пяти периодах последовательного тактового сигнала, а значения на DATA IN в последующих периодах игнорируются. Заметим однако, что ИС требует 6 тактовых периодов для записи данных в управляющ ий регистр. Правильные значения записываемых разрядов данн ых должны быть установлены на спадающих фронтах SCLK.

УПРОЩЕНИЕ ИНТЕРФЕЙСА

Чтобы уменьшить число внешних соединительных линий, пользователь может объединить линии RFS и TFS AD7890 в одну и считывать из ИС и записывать в ИС одновременно. В этом случ ае в то время как по линии DATA OUT ИС выводит результат только что завершенного преобразования, по линии DATA IN должны быть переданы новые данные для управляющего регистра — новый адрес канала и, возможно, команда старта преобразования.

В режиме самотактирования это значит, что ИС генерирует все сигналы для последовательного интерфейса. Такая схема требует, чтобы данные для записи в управляющий регистр находились в выходном регистре микропроцессора и были доступны в тот момент, когда ИС установит низкий уровень на TFS. В режиме с внешним тактированием такая схема означает, что пользователю нужно подавать лишь один сигнал синхронизации блока данн ых для

контроля как операции чтения, так и записи.

В этой схеме нужно позаботиться о том, чтобы операция чтен ия заканчивалась до того, как начнется следующее преобразов ание, если пользователь хочет получить от ИС наилучшие характеристики. В случае программного старта преобразов ания команда старта записывается в управляющий регистр на шес том фронте последовательного тактового сигнала. Однако опер ация чтения продолжается еще 10 периодов SCLK. Чтобы избежать чтения в момент выборки входного сигнала или во время преобразования, пользователь должен обеспечить достато чную длину внутреннего импульса (выбирая CEXT), чтобы чтение завершилось прежде чем начнется следующее преобразован ие. Если этого не сделать, то сильно ухудшатся характеристики преобразования, как отношение сигнал/шум, так и параметры по постоянному току. В случае аппаратного старта преобразования пользователь должен обеспечить, чтобы задержка между шес тым спадающим фронтом SCLK в операции записи и следующим передним фронтом CONVST была больше длительности внутреннего импульса.

ВKЛЮЧЕНИЕ С МИKРОПРОЦЕССОРАМИ И МИKРОKОНТРОЛЛЕРАМИ

Переконфигурируемый последовательный интерфейс AD7890 позволяет легко подсоединяться к последовательным порт ам микроконтроллеров и процессоров DSP. На Ðèñ 12...16 показаны интерфейсы AD7890 с различными микроконтроллерами и процессорами DSP. В одних из приведенных интерфейсов AD7890 является ведущим (master) в системе, генерируя тактовый сигнал и сигнал синхронизации блока при чтении, а в других ИС дейст вует как ведомая (slave), а эти сигналы подаются микропроцессором.

СОЕДИНЕНИЕ AD7890 с 8051

Íà Ðèñ. 12 приведена схема интерфейса AD7890 и микроконтроллера 8XC51. Для AD7890 установлен режим внешнего тактирования, а для 8XC51 — режим 0 последовательного интерфейса. Схема на Ðèñ. 12 не дает средств слежения за моментом окончания преобразования в AD7890 (при аппаратном старте преобразования). Чтобы следить за временем преобразования в AD7890 может быть использована описанная ранее схема с CONVST. Она может быть реализована двумя способами. Один — это подсоединить линию CONVST к другому разряду параллельного порта, который конфигурирован как входной. Этот разряд можно затем опрашивать, чтобы опреде лить, когда завершилось преобразование. Другой вариант — это система, срабатывающая по прерыванию, в этом случае линия CONVST должна быть подсоединена ко входу INT1 8XC51.

Так как 8XC51 имеет только одну последовательную линию данных, то линии DATA OUT и DATA IN AD7890 должны быть объеденены. Это

312

Публикуется с разрешения

 

фирмы Analog Devices

8-KАНАЛЬНАЯ,12-РАЗРЯДНАЯ СИСТЕМА СБОРА ДАННЫХ

 

 

AD7890

 

ÐÈÑ. 12. Соединение AD7890 Ñ 8051

Ðèñ. 14. Для AD7890 установлен режим с внешним тактированием,

 

ADSP-2101 генерирует

последовательный

тактовый сигнал и

 

 

 

VDD

 

 

 

 

 

сигналы синхронизации блоков данных. Выводы RFS1 и TFS1

 

 

 

 

 

 

 

 

SMODE

конфигурированы как входы с активным низким значением.

 

8XC51

P1.0

RFS

AD7890

Рис. 14. Соединение AD7890 с ADSP2101

 

 

P1.1

TFS

 

 

 

 

 

DVDD

 

 

 

 

 

 

 

 

 

 

 

 

 

DATA OUT

ADSP-2101

 

SMODE

 

 

 

 

 

 

 

 

P3.0

DATA IN

 

 

 

 

 

RFS1

 

RFS

 

 

 

 

 

 

 

 

 

 

P3.1

SCLK

 

TFS1

 

TFS

AD7890

 

 

A2304P04

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

SCLK1

 

SCLK

 

значит, что 8XC51 не может обмениваться и с выходным регистром

DR1

 

DATA OUT

 

и с управляющим регистром AD7890 одновременно. При записи

DT1

 

DATA IN

 

8XC51 выводит младший разряд первым, поэтому нужно

 

 

 

A2304P06

 

 

 

позаботиться о том, чтобы данные, предназначенные для пер едачи

 

 

 

 

 

в AD7890 были правильно организованы. Аналогично в операции

В приведенной схеме ADSP-2101 может выдавать

 

чтения AD7890 выводит первым старший разряд, тогда как 8XC51

последовательный тактовый сигнал с максимальной частот ой

 

ожидает первым младший разряд. Следовательно, чтобы получ ить

6.25 МГц. Это позволяет AD7890 работать с частотой выборки

 

правильный результат преобразования, считанные из AD7890

111 KГц. Если нужно, чтобы AD7890 работала со своей

 

данные нужно переупорядочить.

 

 

максимальной производительностью 117 KГц, то можно подать

 

Максимальная частота последовательного тактового сигна ла,

внешний тактовый сигнал 10 МГц на последовательный тактовые

 

входы как AD7890, так и ADSP-2101.

 

 

 

получаемого от 8XC51, намного меньше, чем максимальная частота

 

 

 

 

 

SCLK, с которой может работать AD7890.В результате время

Чтобы следить за окончанием преобразования в AD7890, может

 

считывания данных из ИС будет в действительности больше, чем

быть использована схема с сигналом CONVST, аналогичная

 

время преобразования. Это значит, что AD7890 не может работать

описанным в предыдущих интерфейсах. Она может быть

 

со своей максимальной производительностью в схеме с 8XC51.

реализована подсоединением линии CONVST непосредственно ко

 

 

 

 

 

входу IRQ2 ADSP-2101. Другой вариант, в котором пользователю не

 

СОЕДИНЕНИЕ AD7890 с 68HC11

 

 

нужно беспокоиться о слежении за статусом преобразовани я — это

 

Схема интерфейса AD7890 и микроконтроллера 68HC11 приведена

перевести AD7890 в режим самотактирования. В этой схеме

 

íà Ðèñ. 13. В этой схеме для AD7890 установлен режим с внешним

фактические интерфейсные соединения останутся такими ж е, как

 

тактированием, а для 68HC11 — ”однокристальный” режим, и

íà Ðèñ. 14, но теперь AD7890 будет генерировать

 

используется его порт SPI. 68HC11 работает в режиме ”ведущий”,

последовательный тактовый сигнал и сигнал синхронизаци и блока

 

его разряд CPOL установлен в логический 0, а разряд CPHA — в

RFS. Использование AD7890 в режиме самотактирования

 

логическую 1. Kак и в предыдущем интерфейсе, здесь нет средс тв

ограничивает производительность системы, т.к. тактовая частота

 

слежения за моментом окончания преобразования в AD7890. Чтобы

ограничена 2.5 МГц.

 

 

 

 

следить за временем преобразования в AD7890, может быть

 

 

 

 

 

использована схема с сигналом CONVST, аналогичная описанной в

СОЕДИНЕНИЕ AD7890 с DSP56000

 

 

 

предыдущем интерфейсе. Она может быть реализована двумя

Íà Ðèñ. 15 показана схема интерфейса AD7890 и процессора

2

способами. Один — это подсоединить линию CONVST к другому

DSP56000. Для AD7890 установлен режим внешнего тактирования.

разряду параллельного порта, который конфигурирован как

Для DSP56000 установлена следующая конфигурация: нормальный

 

входной. Этот разряд может затем опрашиваться, чтобы опре -

режим, синхронная работа с непрерывным тактолвым сигнало м,

 

делить, когда завершилось преобразование. Другой вариант — это

16-разрядное слово, SCK и SC2 — выходные сигналы. Разряд FSL в

 

система, срабатывающая по прерыванию, в этом случае линия

DSP56000 должен быть установлен в 0.

 

 

 

CONVST должна быть подсоединена ко входу IRQ 68HC11.

Рис. 15. Соединение AD7890 с DSP56000

 

 

 

 

 

 

Максимальная частота получаемого из 68HC11 последовательног о

 

DVDD

 

 

 

тактового сигнала намного меньше, чем допустимая для AD7890

DSP56000

 

SMODE

 

частота тактового сигнала SCLK.В результате время считывания

 

 

1

 

 

 

SC2

RFS

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Рис. 13. Соединение AD7890 с 68HC11

 

 

TFS

AD7890

 

 

 

 

 

 

 

 

 

 

DVDD

DVDD

 

SCK

 

SCLK

 

 

 

 

 

 

 

 

SS

SMODE

SRD

 

DATA OUT

 

 

 

 

 

 

 

 

PC0

RFS

 

STD

 

DATA IN

 

68HC11

 

 

AD7890

 

 

PC1

TFS

 

A2304P07

 

 

 

 

SCK

SCLK

 

Входы RFS и TFS AD7890 объеденены, так что данные передаются в

 

 

MISO

DATA OUT

AD7890 и из нее одновременно. DSP56000, работающий в

 

 

синхронном режиме, генерирует на своем выходе SC2 общий

 

 

MOSI

DATA IN

 

 

импульс синхронизации блоков данных для записи и чтения. Этот

 

 

A2304P05

 

 

 

 

 

 

импульс инвертируется прежде чем быть поданным на входы R FS и

 

 

 

 

 

 

данных из ИС будет в действительности больше, чем время

TFS AD7890.

 

 

 

 

преобразования. Это значит, что AD7890 не может работать со

Чтобы следить за окончанием преобразования в AD7890 может

 

своей максимальной производительностью в схеме с 8XC51.

 

быть использована схема с сигналом CONVST, аналогичная

 

 

 

 

 

 

СОЕДИНЕНИЕ AD7890 с ADSP2101

 

описанным в предыдущих примерах. Она может быть реализова на

 

 

подсоединением линии CONVST ко входу IRQA DSP56000.

 

Схема интерфейса AD7890 и процессора ADSP-2101 приведена на

 

 

 

 

 

 

Публикуется с разрешения

313

фирмы Analog Devices

 

314

8-KАНАЛЬНАЯ,12-РАЗРЯДНАЯ СИСТЕМА СБОРА ДАННЫХ

 

 

 

 

 

 

 

 

 

 

AD7890

 

СОЕДИНЕНИЕ AD7890 с TMS320C25/30

 

 

 

 

 

 

 

 

наложиться на низкочастотные составляющие. В качестве та кого

Íà Ðèñ.

16

 

приведена

 

 

схема

 

 

интерфейса

AD7890

è

фильтра рекомендуется активный фильтр, чтобы, в идеале, сигнал с

DSP-процессора TMS320C25/30. AD7890, работающая в режиме

MUX OUT AD7890 подавался на каскад с высоким входным

самотактирования, генерирует последовательный тактовый сигнал

сопротивлением, а на вход SHA IN сигнал подавался с каскада с

и сигналы синхронизации блоков данных. Однако TMS320C25/30

низким выходным сопротивлением. Это устранит любое влиян ие

требует непрерывного тактового сигнала. В приведенной зд есь

изменения проходного сопротивления мультиплексора в

схеме главный тактовый сигнал AD7890 CLK IN используется как

зависимости от напряжения входного сигнала, а также любое

тактовый сигнал для процессора. Выходной тактовый сигнал SCLK

влияние источника с высоким импедансом на вход устройств а

AD7890, к которому привязаны последовательные обмены данными

выборки-хранения. Если установлен внешний фильтр, то нужно

— это задержанный сигнал CLK IN. Типовая задержка между CLK IN

учитывать дополнительное время установки, связанное с

и SCLK — 20 нс, и не превышает 50 нс во всем допустимом

фильтром, подсоединяя большую емкость на CEXT.

 

 

 

диапазоне напряжений питания и температур. Следовательн о,

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

будет оставаться еще достаточное время предустановки да нных на

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

DATA OUT, чтобы они были приняты в процессор на фронтах сигнала

ДАННЫЕ ТЕСТОВ

 

 

 

 

 

 

 

 

 

 

 

CLK IN. При записи данных в AD7890, время удержания данных

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

процессором достаточно велико, чтобы скомпенсировать за держку

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

между двумя тактовыми сигналами. Сигнал RFS подсоединен к

ЛИНЕЙНОСТЬ

 

 

 

 

 

 

 

 

 

 

 

 

 

обоим

входам

 

FSX

è

FSR

процессора.

Процессор

может

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Линейность AD7890 главным образом определяется 12-разрядным

генерировать

ñâîé

собственный

сигнал

FSX,

поэтому если

ЦАП. Это сегментированный ЦАП, который подстроен с помощь ю

необходимо, интерфейс может быть изменен таким образом, ч то

лазера

äî

 

12-разрядной

интегральной

линейности

è

сигналы

RFS

 

è

TFS

будут

разделены и

процессор

будет

дифференциальной

линейности.

Типовые

значения

äëÿ

генерировать сигнал FSX, подаваемый на вход TFS AD7890.

 

 

 

 

 

 

интегральной нелинейности — ±1/4 МЗР и дифференциальной

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

нелинейности — ±1/2 МЗР.

 

 

 

 

 

 

 

 

 

 

 

Рис. 16. Соединение AD7890 с TMS320C25/30

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Òàêò

 

 

 

 

ØÓÌ

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

CLK IN

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Шум в АЦП проявляет себя как неопределенность кода при

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

TMS320C25/C30

 

 

 

 

 

 

 

 

 

 

 

 

 

SMODE

 

 

 

 

 

преобразованиях постоянных напряжений и как минимальны й

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

FSR

 

 

 

 

 

 

 

 

 

 

 

 

 

 

RFS

 

 

 

 

 

 

 

уровень шума (например, в БПФ) при оцифровке переменных

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

сигналов. В

АЦП, делающем

выборки входного сигнала,

âñÿ

 

 

 

 

 

 

 

 

FSX

 

 

 

 

 

 

 

 

 

 

 

 

 

 

TFS

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

информация об аналоговом входе присутствует в полосе час тот от

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

CLKX

 

 

 

 

 

 

 

 

 

 

 

 

 

 

SCLK

 

 

 

 

 

постоянного тока до 1/2 частоты выборки. Полоса частот,

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

CLKR

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

AD7890

 

 

 

 

пропускаемая устройством выборки-хранения , превышает ча стоту

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Найквиста, следовательно, чтобы убрать из входного сигнал а

 

 

 

 

 

 

 

 

DR

 

 

 

 

 

 

 

 

 

 

 

 

 

 

DATA OUT

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

нежелательные составляющие с частотами больше fS/2, â òåõ

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

DX

 

 

 

 

 

 

 

 

 

 

 

 

 

 

DATA IN

 

 

 

 

 

случаях когда

îíè

присутствуют,

нужно

использовать фильтр

 

 

 

 

 

 

 

 

 

 

 

 

A2304P08

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

(antialiasing filter).

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

В приведенной здесь схеме пользователю не нужно беспокои ться о

Íà Ðèñ.

17

приведена гистограмма

8192

преобразований

слежении

çà

 

завершением

преобразования.

Kàê

только

постоянного

входного

сигнала

ñ

помощью

AD7890. Входное

преобразование

завершено,

AD7890

ñàì

передаст результат

напряжение

áûëî

установлено

точно

â

центре ”ступеньки”

преобразования в процессор. Kак только 16 разрядов данных

(посередине между двумя напряжениями, соответствующими д вум

приняты процессором в сдвиговый регистр последовательн ого

соседним переключениям кода: (x–1) – x и x – (x+1)). Временные

порта, он генерирует внутреннее прерывание. Так как RFS и TFS

соотношения и управляющая последовательность были таки ми же,

объеденены,

òî

данные

â

управляющий

регистр AD7890

êàê è íà Ðèñ. 5, где были достигнуты оптимальные характеристики

записываются

 

всякий

ðàç,

когда

AD7890

передает результат

 

АЦП. Такие же характеристики будут достигнуты в режиме

преобразования. Пользователь должен лишь обеспечить, что бы

самотактирования, когда ИС передает данные после завершения

слово, которое должно быть записано в управляющий регистр

преобразования. По гистограмме видно, что почти все коды р авны

AD7890, было установлено до завершения преобразования. Kак

одному

числу,

÷òî

говорит

 

îá

очень

хороших

шумовых

часть

программы

обработки

 

прерывания,

распознающей

 

 

характеристиках АЦП. Величина шума (везде далее —

считывание данных, процессор может установить данные, кот орые

среднеквадратическое значение шума, rms-шум) для этой

он собирается записать в управляющий регистр на следующе м

гистограммы

áûëà,

äëÿ AD7890-2, 81

ìêÂ. Òàê êàê

входной

 

øàãå.

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

диапазон,и следовательно величина МЗР (МЗР = (входной

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

диапазон)/4096) для AD7890-4 в 1.638 раз больше, чем для AD7890-

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

2, то тоже самое распределение выходных кодов дает для AD7890-

ФИЛЬТР

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

4 выходной шум 143 мкВ. Для AD7890-10, у которого МЗР в 8 раз

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

больше, чем у AD7890-2, это распределение выходных кодов

AD7890 имеет отдельные входы мультиплексора и АЦП — через

соответствует выходному шуму 648 мкВ.

 

 

 

 

 

 

выводы MUX OUT и SHA IN. Одна из целей такого разделения —

В режиме внешнего тактирования можно записывать данные в

позволить пользователю вставить фильтр, устраняющий наложение

управляющий регистр или считывать данные из выходного ре гистра

спектров

ïðè

 

дискретизации

 

(antialiasing

filter),

между

 

 

во время преобразования. Данные, представленные на Ðèñ. 18,

мультиплексором и АЦП. Преимущество такой установки фильтра в

получены так же, как и данные на Ðèñ. 17, за исключением того, что

том, что достаточно иметь один фильтр для всех восьми каналов,

чтение выходных данных из ИС теперь происходило во время

вместо отдельных фильтров для каждого канала, если бы их

преобразования. Эти

результаты

áûëè

получены при частоте

пришлось ставить до мультиплексора.

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

последовательного тактового сигнала 2.5 МГц. Если будет

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Фильтр, устанавливаемый между MUX OUT и SHA IN, это в общем

использоваться еще большая тактовая частота (SCLK), то выходн ой

шум будет еще больше, чем на гистограмме Ðèñ. 18. Чтение во

случае

фильтр

 

низких

частот, убирающий

высокочастотные

 

время преобразования сходно с добавлением шума в ИС в те

составляющие

 

сигнала,

которые

при оцифровке

могли

áû

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

 

Публикуется с разрешения фирмы Analog Devices

8-KАНАЛЬНАЯ,12-РАЗРЯДНАЯ СИСТЕМА СБОРА ДАННЫХ

AD7890

Рис.17. Гистограмма 8192 преобразований постоянного входного сигнала с помощью AD7890

Частота появления кода

9000 Частота выборки = 102.4 кГц

8000 TA = + 25°C

7000

6000

5000

4000

3000

2000

1000

0 4) (Õ3) (Õ2) (Õ1) Õ (Õ+1) (Õ+2) (Õ+3) (Õ+4)

Êîä

A2304G02

 

Рис.18. Гистограмма 8192 преобразований постоянного входного сигнала с чтением во время преобразования

Частота появления кода

8000

Частота выборки =

102.4 êÃö

7000

TA = + 25°C

6000

5000

4000

3000

2000

1000

0

4) (Õ3) (Õ2) (Õ1) Õ (Õ+1) (Õ+2) (Õ+3) (Õ+4)

Êîä

A2304G03

 

моменты, когда в процессе преобразования принимаются решения о значениях отдельных разрядов, и такое чтение увеличивает шум, генерируемый самой AD7890. Гистограмма 8192 преобразований того же самого постоянного входного сигнала теперь имеет гораздо больший разброс кодов, и шум, для AD7890-2, теперь составляет 170 мкВ. Этот эффект будет разным в зависимости от того, как расположены фронты последовательного тактового сигнала SCLK по отношению к моментам ”разрядовых решений” (это те моме нты, когда в процессе преобразования в АЦП происходят сравнения и принимаются решения о значении отдельных разрядов результата). При чтении во время преобразования можно достичь таких же характеристик, как и при чтении после преобразования, есл и соотношение между фронтами SCLK и моментами ”разрядовых решений” (т.е. соотношение между фронтами SCLK и фронтами СLK IN) будет благоприятным. Разрядовые решения в процессе преобразования в AD7890 происходят на задних фронтах главного тактового сигнала (CLK IN). Вывод очередных разрядов данных (т.е. приход переднего фронта SCLK) в эти моменты наиболее неблагоприятен с точки зрения шумов. Наиболее важные разрядовые решения — это решения для старших разрядов, поэтому, чтобы достичь таких же характеристик, как и на Ðèñ. 18, нужно избегать чтения в течение 1 мкс после переднего фрон та CONVST. Запись в управляющий регистр также приводит к переключениям в цифровой части ИС. Однако, так как при опер ации записи не активируются никакие выходные драйверы, то и то ки, протекающие на кристалле, будут меньше, чем при операции чтения. Следовательно, и добавляемый в ИС шум будет меньше , чем при операции чтения. На Ðèñ. 19 виден эффект операции записи во время преобразования. Гистограмма 8192

преобразований того же самого постоянного входного сигн ала теперь имеет больший разброс кодов, чем при идеальных усл овиях, но меньший, чем при операции чтения. В результате шум (AD7890-2) составляет 110 мкВ. В этом примере частота SCLK была 10 МГц.

Рис.19. Гистограмма 8192 преобразований постоянного входного сигнала с записью во время преобразования

Частота появления кода

8000

Частота выборки =

102.4 êÃö

7000

TA = + 25°C

6000

5000

4000

3000

2000

1000

0 4) (Õ3) (Õ2) (Õ1) Õ (Õ+1) (Õ+2) (Õ+3) (Õ+4)

Êîä

A2304G04

 

ДИНАМИЧЕСKИЕ ХАРАKТЕРИСТИKИ

AD7890 содержит устройство выборки-хранения, позволяющий ИС производить выборки входных сигналов с частотой до 50 кГц на любом из входных каналов. Во многих применениях AD7890 будет необходимо лишь отслеживать низкочастотные входные сиг налы на восьми входах. Наряду с этим для некоторых применений представляют интерес динамические характеристики АЦП н а частотах до 40 кГц. По указанным ранее причинам рекомендуется, чтобы в таких применениях, связанных с оцифровкой широкополосных сигналов, использовался аппаратный стар т преобразования.

Для таких применений требуется информация о влиянии АЦП н а спектральный состав входного сигнала. В спецификациях ук азаны отношение сигнал/(шум + искажение), полное гармоническое искажение, пиковый гармонический или ложный шум и 2 интермодуляционное искажение. На Ðèñ. 20 приведен типовой

Рис. 20. Типовой график результата БПФ

Амплитуда сигнала, дБ

0

30

60

90

120

160

0 25.6 51.2

f, êÃö

A2304O01

 

график результата БПФ (Быстрое преобразование Фурье) входной синусоиды с размахом от 0 В до +2.5 В, частотой 10 кГц, оцифрованной AD7890-2 с частотой выборки 102.4 кГц. Отношение сигнал/(шум + искажение) составляет 71.5 дБ, а полное гармоническое искажение составляет –85 дБ. Следует подчер кнуть, что чтение данных из ИС во время преобразования, при такто вой частоте SCLK 10 МГц, сильно влияет на динамические характеристики. Поэтому в таких применениях рекомендует ся не считывать данные во время преобразования.

Публикуется с разрешения

315

фирмы Analog Devices

 

1009EÍ2

ПРОГРАММИРУЕМЫЙ ПРЕЦИЗИОННЫЙ ИСТОЧНИК ОПОРНОГО НАПРЯЖЕНИЯ

Аналог: AD584

ОСОБЕННОСТИ _______________________________________

ωЧетыре программируемых выходных напряжения: 10.000В, 7.500В, 5.000В, 2.500В

ωЛазерная подгонка для достижения высокой точности

ωНе требуются внешние компоненты

ωВывод стробирования включения/выключения

ωВозможность “стабилитронного” режима включения

ωМалый ток потребления

ТИПОНОМИНАЛЫ_____________________________________

Ê1009ÅÍ2 À, Á, Â

áÊÎ. 348.958 ÒÓ

ОБЩЕЕ ОПИСАНИЕ ___________________________________

Микросхема 1009ЕН2 представляет собой 8-выводной прецизионный источник опорного напряжения с возможност ью программируемого выбора из четырех выходных напряжений : 10.000В, 7.500В, 5.000В и 2.500В. Возможно получение другого выходного напряжения, лежащего выше, ниже или между четыр ьмя стандартными значениями, с помощью внешнего сопротивлен ия. Входное напряжение может изменяться от 4.5 до 30В.

Лазерная подгонка используется для точной установки уро вней выходного напряжения и уменьшения температурного дрейф а.

В дополнение к программируемым выходным напряжениям 1009ЕН2 имеет вывод стробирования, который позволяет включат ь и выключать прибор. В состоянии “выключено” ток потреблен ия микросхемы уменьшается приблизительно до 100 мкА. В состоян ии “включено” общий ток потребления, включая выходной буфер ный усилитель составляет обычно 750 мкА.

1009ЕН2 рекомендуется для использования в качестве источник а опорного напряжения для 8-, 10-, или 12-разрядных АЦП.1009ЕН2 может работать в режиме двухвыводного “стабилитрона” при напряжении 5В и более. Путем соединения входа и выхода 1009ЕН2

Торговые

знаки

изготовителей

может использоваться в этой конфигурации “стабилитрона ” как отрицательный источник опорного напряжения.

ПРИМЕНЕНИЕ 1009EН2 ______________________________

Если напряжение питания подано на выводы 8 и 4 и все остальн ые выводы оставлены не присоединенными то микросхема будет вырабатывать буферизованное выходное напряжение величи ной 10В между выводами 1 и 4 (см. рис.1). Стабилизированное выходное напряжение может быть уменьшено до 7.5В, 5.0В, или 2.5В путем следующего подключения выводов программировани я:

ВЫХОДНОЕ

ВЫВОДЫ ПРОГРАММИРОВАНИЯ

НАПРЯЖЕНИЕ

 

 

 

 

 

10.0 Â

Выводы 2.5 В (3), 5.0

В (2) оставить свободными

 

 

7.5 Â

Соединить выводы 2.5 В (3) и 5.0 В (2)

 

 

 

5.0 Â

Соединить вывод

5.0 В (2) с выходом (1)

 

 

 

2.5 Â

Соединить вывод

2.5 В (3) с выходом (1)

 

 

 

Получение приведенных выше значений выходного напряжен ия возможно без использования каких-либо дополнительных элементов. Возможно также одновременное получение неско льких выходных напряжений при использовании только одного ист очника 1009ЕН2 путем буферизации напряжения на выводах программирования с помощью операционных усилителей в ре жиме повторения.

1009ЕН2 может быть также запрограммирован для получения широкого диапазона выходных напряжений, включая напряже ния выше 10В, путем подключения одного или нескольких внешних резисторов. На рисунке 1 показан общий способ регулирован ия 4 выходного напряжения и приведены приблизительные значе ния номиналов внутренних резисторов 1009ЕН2.

При изменении коэффициента обратной связи с помощью внеш них резисторов можно установить почти любое значение выходн ого напряжения, позволяя легко получить популярные выходные напряжения 10.24В, 5.12В, 2.56В или 6.3В. Наиболее общий способ регулировки (который дает самый широкий диапазон и наилу чшее разрешение) использует только R1 и R2 ( см. Ðèñ. 1 ). Когда движок

ЦОКОЛЕВКА КОРПУСА____________________________________________________________________________________________

8–выводной металлостеклянный корпус типа 301.8–2

Выход +10

Â

10V

Выход делителя на +5

Â

5V

Выход делителя на +2.5

Â

2.5V

Общий

COM

(вид сверху)

 

 

+V

Минус напряжения питания

1

8

 

7

Внешний конденсатор

 

CAP

26

3

VBG

Напряжение обратной связи

5

 

 

4

Стробирование

 

STR

A201AC01

317

ANALOG

DEVICES

AD586

ПРЕЦИЗИОННЫЙ ИСТОЧНИК ОПОРНОГО НАПРЯЖЕНИЯ 5 В

ОСОБЕННОСТИ __________________________________

ωВысокая точность, достигаемая путем калибровки при помощ и лазера: 5.000 В ± 2.0 ì–(AD586M)

ωОткалиброванный температурный коэффициент:

2 ppm/°C (макс.), в диапазоне 0°С...+70 °С (AD586M)

10 ppm/°C (макс.), в диапазоне –55°С...+125°С (AD586T)

ωВозможность снижения шума

ωМалый ток покоя: 3 мА (макс.)

ωВозможность подстройки выходного напряжения

ωВыпускаются модификации в соответствии со стандартом MIL-STD -883

ОБЩЕЕ ОПИСАНИЕ ______________________________

AD586 представляет собой новый уровень технологий в области монолитных источников опорного напряжения. В AD586 используется стабилитрон с углубленным переходом с ионной имплантацией, а также используется лазерная калибровка высоко–стабильных тонкопленочных резисторов, что позво лило добиться высокого качества при низкой стоимости.

AD586 имеет намного лучшие характеристики по сравнению с большинством других источников опорного напряжения 5 В. Так как в AD586 использовано стандартное расположение выводов, то многие схемы могут быть без каких–либо затруднений модернизированы путем замены источника на AD586. Использование в схеме источника опорного напряжения стабилитрона с углубленным переходом позволяет снизить шум и дрейф по сравнению с источниками, основанными на использовании ширины запрещенной зоны. AD586 имеет специальный вывод NR, предназначенный для снижения уровня шумов.

AD586 рекомендуется в качестве источника опорного напряжени я для 8-, 10-, 12-, 14или 16-разрядных ЦАП, которые требуют внешнего прецизионного опорного напряжения. AD586 также идеально подходит для АЦП с последовательным приближени ем и для интегрирующих АЦП с точностью до 14 разрядов, и в общем случае AD586 имеет лучшие характеристики по сравнению со стандартными внутренними источниками опорного напряжен ия, расположенными на кристаллах этих ИС.

Спецификации модификаций AD586J, K, L и M указаны для температурного диапазона 0°С...+70°С, а спецификации AD586S и AD586T заданы для температур –55°С...+125°С. Все модификации, кроме AD586M, выпускаются в 8-выводных керамических корпусах типа DIP. Модификации AD586J, K, L и M выпускаются также в 8- выводных пластмассовых корпусах типа DIP. AD586J и AD586K выпускаются также и в 8-выводных малогабаритных пластмасс овых корпусах для поверхностного монтажа типа SO.

Публикуется с разрешения фирмы Analog Devices

+VIN

NR

 

2

8

 

 

AD586

 

 

RZ1

 

 

RS

 

 

6

VOUT

 

RZ2

 

 

RF

 

 

RT

 

 

5

TRIM

 

RI

 

 

4

GND

 

 

A4102B01

Выводы 1,3,7 используются только при тестировании ИМС.

 

ЦОКОЛЕВКА КОРПУСОВ _________________________

 

 

 

вид сверху

 

 

Тест вывод

TP

1

 

 

8

NR

Шумоподавление

 

AD586

Входное напряжение +VIN

2

 

7

TP

Тест вывод

Тест вывод

TP

3

 

 

6

VOUT

Выходное напряжение

Земля GND

4

 

 

5

TRIM Подстройка VOUT

 

 

 

 

A4102C01

 

 

 

 

 

 

 

 

 

 

 

РЕЗЮМЕ _________________________________________

1. Лазерная калибровка как начальной точности, так и

4

температурных коэффициентов, позволяет иметь крайне мал ые

ошибки во всем рабочем диапазоне температур без использования каких-дибо дополнительных внешних компонент. Для AD586M максимальное отклонение выходного напряжения от значения 5.000 В при температурах от 0°С до +70°С составляет ±2.45 мВ, а для AD586T гарантируется максимальная суммарная погрешность ±7.5 мВ в диапазоне температур –55°С...+125°С. Для AD587L максимальное отклонение выходного напряжения от значения 10.000 В при температурах от 0°С до +70°С составляет ±8.5 мВ, а для AD587U гарантируется максимальная суммарная погрешность ±14 мВ в диапазоне температур –55°С...+125°С.

2. Для схем, требующих еще более высокой точности, предусмотрен дополнительный вывод точной подстройки выходного напряжения.

Лицензия на патенты или права Analog Devices

319

не передаются ни косвенным,

 

ни любым другим способом