ASVT_6term_LR6_(деление)

Цель работы: сформировать практические навыки конструирования функциональных узлов цифровых устройств.

Задание: используя принцип работы различных структурных элементов, таких как регистры и сумматоры, мультиплексоры и пр., синтезировать схему, реализующую не менее 3 операций на базе операции деления. С использованием программных средств смоделировать работу данной схемы.

Выполнение работы

В два генератора вводятся числа в двоичной форме. Числа поступают на два компаратора, которые сравнивают делимое и делитель. От делимого будет вычитаться делитель до тех пор, пока делимое не станет меньше делителя. Также есть блок, проверяющий условие, по которому делимое не меньше делителя. Пока на него поступают данные, вычитание будет производиться.

Для операции вычитания реализован перевод в дополнительный код.

В другом блоке частное увеличивается каждый раз на один, пока делимое не меньше делителя, другими словами, если вычитание произошло, то частное увеличилось на единицу. Элементы в верхней части схемы необходимы, чтобы сначала брать данные из генератора, а после проведения операций – из результатов вычитания. Тактовые сигналы идут из третьего генератора. Перезапись числа выполняется только при выборе деления. Если же сумма/вычитание, то оно не перезаписывается, а сразу отправляется в индикаторы, которые за остаток отвечают. Реализованная схема представлена на рисунке 1:

Рисунок 1 – Схема в программе Proteus

Вычтем из числа 8 число 5. Содержимое генераторов на рисунках 3 и 4:

Рисунок 2 – Содержимое Pattern Generator

Рисунок 3 – Содержимое Pattern Generator Рисунок 4 – Результат в инверсном коде

Выводы: в ходе выполнения работы сформированы практические навыки использования логических элементов; реализована схема, реализующая операцию деления, а также на ее базе схема простейшего АЛУ, выполняющего операции умножения, деления, сложения и вычитания.