3-й семестр / Организация ЭВМиС; Орлов С.А., Цилькер Б.Я

На рис 5.15 показана возможная структура операционного блока для сложения и вычитания чисел со знаком в форме с фиксированной запятой. Центральным звеном устройства является n-разрядный двоичный сумматор. Операнд A поступает на вход сумматора без изменений. Операнд B предварительно пропускается через схемы сложения по модулю 2, поэтому вид кода B, поступающего на другой вход сумматора, зависит от выполняемой операции. Если задана операция сложения (управляющий код 0), то результат на выходе ОПБ определяется выражением S = A + B. При операции вычитания (управляющий код 1) на вход сумматора подаются инверсные значения всех разрядов В, и, кроме того, на вход переноса в младший разряд сумматора CIN поступает 1. В итоге на выходе ОПБ будет

S = A + B +1 = A +(−B) = A − B , что соответствует прибавлению к А числа В с противоположным знаком, то есть вычитанию.

Рис. 5.15. Структура операционного блока для сложения и вычитания чисел в форме с фиксированной запятой

На рис. 5.15 не показана схема формирования признака переполнения V, который согласно описанным ранее правилам определяется логическим выражением:

V = an−1 bn−1 sn−1 an−1 bn−1 sn−1 .

Умножение

По сравнению со сложением и вычитанием, умножение — более сложная операция, как при программной, так и при аппаратной реализации. В ВМ применяются различные алгоритмы умножения и, соответственно, различные схемы построения операционных блоков умножения.

Традиционная схема умножения похожа на известную из школьного курса процедуру записи «в столбик». Вычисление произведения P (p2n–1 p2n–2 ... p1p0) двух

n-разрядных двоичных чисел без знака A (an–1an–2 ... a1a0) и B (bn–1bn–2 ... b1b0) сводится к формированию частичных произведений (ЧП) P'i, по одному на каждую

цифру множителя, с последующим суммированием полученных ЧП. Перед суммированием каждое частичное произведение должно быть сдвинуто на один разряд относительно предыдущего согласно весу цифры множителя, которой это ЧП соответствует. Поскольку в ВМ операндами являются двоичные числа, вычисление ЧП упрощается — если цифра множителя bi равна 0, то P'i тоже равно 0, а при bi = 1 частичное произведение равно множимому (P'i = A). Перемножение двух

n-разрядных двоичных чисел P = A × B приводит к получению результата, содержащего 2n битов. Алгоритм умножения предполагает последовательное выполнение двух операций — сложения и сдвига (рис. 5.16). Суммирование частичных произведений обычно производится не на завершающем этапе, а по мере их получения. Это позволяет избежать необходимости хранения всех ЧП, то есть сокращает аппаратурные издержки. Согласно данной схеме, устройство умножения предполагает наличие регистров множимого, множителя и суммы частичных произведений, а также сумматора ЧП и, возможно, схем сдвига, если операция сдвига не реализована иным способом, например за счет «косой» передачи данных между узлами умножителя.

Рис. 5.16. Общая схема умножения

В зависимости от того, с какого разряда начинается анализ цифр множителя (старшего или младшего) и что сдвигается в процессе умножения (множимое или сумма частичных произведений), возможны четыре варианта реализации «традиционной» схемы умножения [10]. Из них наибольшее распространение получил метод умножения, начиная с младших разрядов множителя и со сдвигом суммы частичных произведений вправо при неподвижном множимом. Данный вариант позволяет построить ОПУ, в котором все элементы (регистры множимого, множителя и суммы частичных произведений, а также сумматор) имеют разрядность n и не требуются элементы с разрядностью 2n.

Умножение чисел без знака

Общую процедуру традиционного умножения сначала рассмотрим применительно к числам без знака, то есть таким числам, в которых все n разрядов представляют значащие цифры.

Алгоритм сводится к следующим шагам.

1.Исходное значение суммы частичных произведений (СЧП) принимается равным нулю.

2.Анализируется очередная цифра множителя (анализ начинается с младшей цифры). Если она равна единице, то к СЧП прибавляется множимое, в противном случае (цифра множителя равна нулю) прибавление не производится.

3.Выполняется сдвиг суммы частичных произведений вправо на один разряд.

4.Пункты 2 и 3 последовательно повторяются для всех разрядов множителя.

Процедуру умножения иллюстрирует пример вычисления произведения 10 × 11 (рис. 5.17).

Рис. 5.17. Пример умножения со сдвигом суммы частичных произведений вправо при неподвижном множимом

Алгоритм может быть реализован с помощью схемы, показанной на рис. 5.18.

Рис. 5.18. Схема устройства умножения чисел без знака

Первоначально множимое (A) и множитель (B) заносятся в n-разрядные регистры множимого (РгА) и множителя (РгВ) соответственно, а все разряды n-разрядного регистра суммы частичных произведений (РгР) устанавливаются в 0. В счетчик циклов записывается число, равное разрядности множителя (n). Умножение происходит за n шагов. На каждом шаге n схемами «И» (по одной схеме на каждый разряд множимого) на правый вход n-разрядного сумматора подается либо множимое, либо 0. На левый вход поступает содержимое РгР. При суммировании перенос из

старшего разряда сумматора запоминается в триггере Т. Новая сумма частичных произведений из сумматора пересылается в РгР. Регистры РгР и РгВ связаны между собой так, что в операциях сдвига их можно рассматривать как один 2n-разрядный сдвиговый регистр. В продолжение процедуры умножения содержимое РгР и РгВ совместно сдвигается на один разряд вправо. При этом в освободившийся при сдвиге старший разряд РгР из триггера Т заносится значение переноса COUT из старшего разряда сумматора. В свою очередь, освободившийся при сдвиге старший разряд РгВ заполняется битом, «вытолкнутым» из РгP. В процессе сдвига теряется уже проанализированный младший разряд множителя, а на его место в РгВ поступает очередной разряд. Далее содержимое счетчика уменьшается на 1. Описанная последовательность повторяется n раз. Дополнительно отметим, что если очередная цифра множителя равна 1, то для вычисления СЧП требуются операции сложения и сдвига, а при нулевой цифре множителя, в принципе, можно обойтись без сложения, ограничившись только сдвигом.

Процедура умножения синхронизируется тактовыми импульсами (ТИ) и завершается при достижении нулевого значения в счетчике циклов. В этот момент контроллер устройства формирует сигнал Стоп. Результат умножения P будет располагаться в регистрах РгР и РгВ (старшие разряды Pст — в РгР, а младшие разряды Pмл — в РгВ).

Умножение чисел со знаком

Несколько сложнее обстоит дело с умножением чисел со знаком, когда n-разрядные сомножители содержат знак (в старшем разряде слова) и n–1 значащую цифру. В принципе, задачу можно решить путем перемножения абсолютных значений сомножителей как чисел без знака с последующим учетом знаков сомножителей. С другой стороны, числа с фиксированной запятой в вычислительных машинах обычно представлены в дополнительном коде1 и логичнее выполнять умножение непосредственно в этом коде. Такую возможность предоставляет алгоритм Робертсона [114]. В сущности, он аналогичен рассмотренному ранее алгоритму для чисел без знака, но учитывает особенности, обусловленные дополнительным кодом.

Первая особенность связана с тем, что в процессе умножения могут получаться как положительные, так и отрицательные частичные произведения (ЧП). Для корректного сдвига ЧП такой сдвиг должен быть арифметическим. Это означает, что при сдвиге ЧП вправо знаковый разряд не сдвигается, а освобождающаяся позиция слева должна заполняться значением знакового разряда, то есть при положительном ЧП — нулем, а при отрицательном — единицей.

Вторая проблема возникает при умножении на отрицательный множитель. Так как множитель отрицателен, он записывается в преобразованном виде [B]Д, и в результате анализа разрядов такого множителя вместо истинного произведения P получаем

1Положительные числа в этом представлении не отличаются от записи в прямом коде, а отрицательные записываются в виде 2n – x, где x — фактическое значение числа. В двоичной системе запись отрицательного числа в дополнительном коде сводится к инвертированию всех цифровых разрядов числа, представленного в прямом коде, и прибавлению единицы к младшему разряду обратного кода, получившегося после инвертирования.

псевдопроизведение P' отличное от P. В случае целых чисел [B]д = 1bn–2… b0 с битом знака bn–1 = 1. Тогда

n−2

откуда [B]д = − B = −2n−1 + ∑bi .

В алгоритме Робертсона это0учитывается следующим образом. Прежде всего, знаковый разряд участвует в операции наряду с цифровыми разрядами. Анализ цифр множителя от младшей значащей b0 до старшей значащей bn–2, а также обусловленные этим анализом сложения и сдвиги ведутся стандартным образом. Эти операции представлены вторым членом выражения для [B]Д. Позиция bn–1 содержит знак и для отрицательного множителя равна 1. В стандартной процедуре это предполагает прибавление к СЧП множимого с весом 2n–1. Вместо этого на шаге анализа знакового разряда множимое, которое к этому моменту имеет вес 2n–1, не прибавляется к сумме частичных произведений, а вычитается из нее. Обратим внимание, что такая коррекция нужна лишь в случае отрицательного множителя.

Подводя итог, алгоритм умножения чисел со знаком можно описать следующим образом:

1.Отрицательные сомножители представляются дополнительным кодом1.

2.Исходное значение суммы частичных произведений принимается равным нулю.

3.Анализируется очередная значащая цифра множителя (анализ начинается с младшей цифры). Если она равна единице, то к СЧП прибавляется множимое в том коде, в котором оно представлено. Если анализируемая цифра множителя равна нулю, прибавление не производится.

4.Выполняется арифметический сдвиг суммы частичных произведений вправо на один разряд (освободившаяся при сдвиге позиция заполняется значением знакового разряда СЧП).

5.Пункты 3 и 4 последовательно повторяются для всех цифровых разрядов множителя.

6.Анализируется знаковый разряд множителя. Если он равен 1 (отрицательный множитель), то из СЧП вычитается множимое (прибавляется множимое с обратным знаком, представленное в дополнительном коде).

7.Если сомножители — целые числа, производится арифметический сдвиг СЧП вправо на один разряд (освободившаяся при сдвиге позиция заполняется значением знакового разряда СЧП). В случае перемножения правильных дробей дополнительный сдвиг не требуется.

При разных знаках сомножителей произведение получается отрицательным и будет представлено в дополнительном коде.

1Представления положительных чисел одинаковы во всех кодах — прямом, обратном и дополнительном.

n элементов «Исключающее ИЛИ», благодаря чему становится возможной операция вычитания множимого, требуемая на этапе коррекции результата. Кроме того, на входе знакового разряда регистра суммы частичных произведений добавлена схема «ИЛИ», с помощью которой обеспечивается правильное выполнение арифметического сдвига СЧП, если последняя отрицательна (в этом случае освобождающиеся при сдвиге разряды должны заполняться не нулями, а единицами).

Ускорение операции умножения

Методы ускорения умножения можно условно разделить на логические и аппаратные. Логические методы позволяют сократить время вычисления за счет более эффективных алгоритмов умножения, в частности за счет применения избыточных систем счисления и систем с основанием, которое больше двух. В аппаратных методах упор делается на схемное сокращение времени вычисления и суммирования частичных произведений. На практике оба этих подхода совмещают.

Умножение с использованием избыточных систем счисления

Наиболее известным и распространенным представителем этой группы логических методов ускорения операции умножения является алгоритм Бута.

Алгоритм Бута

В основе алгоритма Бута [56] лежит следующее соотношение, характерное для последовательности двоичных цифр:

2m + 2m–1 + ... + 2k = 2m+1 – 2k,

где m и k — номера крайних разрядов в группе из последовательности единиц. Например, 011110 = 25 – 21. Это означает, что при наличии в множителе групп из нескольких единиц (комбинаций вида 011110), последовательное добавление к СЧП множимого с нарастающим весом (от 2k до 2m) можно заменить вычитанием из СЧП множимого с весом 2k и прибавлением к СЧП множимого с весом 2m+1.

Алгоритм предполагает три операции: сдвиг, сложение и вычитание. Помимо сокращения числа сложений (вычитаний), у него есть еще одно достоинство — он в равной степени применим к числам без знака и со знаком.

Алгоритм Бута сводится к перекодированию множителя из обычной двоичной си-

стемы {0, 1} в избыточную систему {1, 0, 1} , из-за чего такое перекодирование часто называют перекодированием Бута (Booth recoding). В записи множителя в новой системе 1 означает добавление множимого к сумме частичных произведений, 1 — вычитание множимого, и 0 не предполагает никаких действий. Во всех случаях после очередной итерации производится сдвиг множимого влево или суммы частичных произведений вправо. Реализация алгоритма предполагает последовательный в направлении справа налево анализ пар разрядов множителя — текущего bi и предшествующего bi–1 (bibi–1). Для младшего разряда множителя (i = 0) считается, что предшествующий разряд равен 0, то есть имеет место пара b00. На каждом шаге i (i = 0, 1, …, n–1) анализируется текущая комбинация bi bi–1.