6.2.4. Циклы вторичного, третичного и четверичного потоков европейской иерархии ЦСП

В предыдущем пункте, в качестве примера, поясняющего принцип работы механизма цифрового выравнивания, обсуждался процесс формирования вторичного потока, в связи с чем на рис. 6.18 и 6.19 были представлены стандартные структуры циклов при использовании как двухстороннего, так и одностороннего согласования скоростей. Однако основное внимание уделялось вопросам, связанным непосредственно с реализацией операций согласования и с размещением в цикле команд согласования скоростей. Поэтому в данном случае сосредоточимся на рассмотрении цикла вторичного потока с точки зрения общих требований, предъявляемых к подобным структурам, а также приведем полный перечень передаваемых сигналов с указанием занимаемых ими позиций.

Итак, при двухстороннем согласовании скоростей, согласно рекомендации G.745, цикл передачи содержит 1056 импульсных позиций, из которых 1024 занимают информационные символы, и 32 – служебные (рис. 6.18). Цикл разделен на 4 группы по 264 позиции в каждой. Во всех группах первые 8 позиций занимают служебные сигналы, а оставшиеся 256 отводятся под передачу информационных символов компонентных потоков. Таким образом, все сигналы в цикле распределены достаточно регулярно, что позволяет упростить как аппаратуру объединения/разделения цифровых потоков (уменьшается требуемый объем буферной памяти), так и генераторное оборудование, обеспечивающее формирование управляющих импульсных последовательностей.

На позициях 1–8-го разрядов 1-й группы размещают сигнал цикловой синхронизации (11100110), который передается в каждом цикле, а, следовательно, fцс = fц = 8 кГц. Сравнивая параметры цикловых синхросигналов, относящихся к первичному (рис. 6.2) и вторичному потокам, можно видеть, что в последнем случае происходит увеличение как частоты следования синхрогрупп, так и количества разрядов в синхрогруппе. Подобное увеличение дает возможность уменьшить общее время вхождения в синхронизм, а кроме того, позволяет обеспечить такой режим работы ЦСП, когда при срыве синхронизации на второй ступени, восстановление синхронизма будет происходить быстрее, чем

253

аналогичный сбой возникнет на первой ступени (как следствие потери синхросигнала на уровне вторичного потока). Однако следует заметить, что вышеуказанные меры приводят к снижению эффективности использования пропускной способности тракта ЦСП, а также повышают вероятность попадания ошибки в синхросигнал, что негативно сказывается на устойчивости работы системы цикловой синхронизации.

Как уже говорилось ранее, первые 4 позиции 2-й, 3-й и 4-й групп предназначены для передачи команд согласования скоростей (КСС). Соответственно, во 2-й группе передаются первые символы КСС (по одному для каждого из 4 компонентных потоков), в 3-й группе – вторые и в 4-й – третьи. Все вопросы, связанные с размещением КСС в цикле, были подробно рассмотрены в предыдущем пункте.

Позиции 5–8-го разрядов во 2-й группе задействованы для организации канала служебной связи, позволяющего передавать информацию

со скоростью W = fцNразр = 8 ∙ 103 ∙ 4 = 32 кбит/с. Данная скорость является достаточной для передачи речевого сигнала с использованием

адаптивной дельта-модуляции (ДМ).

В третьей группе позиции 5–8-го разрядов предназначены для передачи дискретной информации (ДИ), в частности, 8-й разряд используется для передачи сигнала вызова по служебной связи (при посылке вызова передается периодическая последовательность), а на позиции 7-го разряда размещают сигнал извещения о неисправности противоположного направления передачи («0» – рабочее состояние; «1» – авария). Данный сигнал извещения формируется на противоположной оконечной станции при возникновении таких неисправностей как повреждение в источнике питания, пропадание сигнала 2048 кбит/с на входе передающей части (мультиплексора), пропадание сигнала 8448 кбит/с на входе приемной части (демультиплексора), а также срыв цикловой синхронизации.

При повреждении в источнике питания, помимо сигнала извещения, и мультиплексор, и демультиплексор формируют, если это возможно, сигнал индикации аварийного состояния – СИАС (AIS), который представляет собой поток «1» и передается на позициях, предназначенных для передачи информационных сигналов, как в направлении передачи всех четырех первичных потоков (2048 кбит/с), так и в направлении передачи вторичного потока (8448 кбит/с).

254

Если происходит срыв цикловой синхронизации, или на входе демультиплексора пропадает сигнал 8448 кбит/с, то демультиплексор формирует и передает СИАС в направлении передачи всех первичных потоков (2048 кбит/с).

В случае если сигнал 2048 кбит/с пропадает на входе мультиплексора, последний формирует и передает СИАС в цикле вторичного потока (8448 кбит/с) только на позициях, предназначенных для передачи именно этого первичного потока (2048 кбит/с).

Вопросы, касающиеся назначения и использования 5–8-го, а также 9–12-го разрядов в 4-й группе, подробно освещены в предыдущем пункте, поэтому здесь лишь напомним, что при отрицательном согласовании скоростей на позициях 5–8-го разрядов размещают информационные символы, а при отсутствии согласования скоростей – либо заполняют их балластом, либо передают информацию о знаке изменения временно́го интервала между сигналами записи и считывания (иными словами, о знаке предстоящего согласования скоростей). Для 9–12-го разрядов все наоборот: при отсутствии согласования эти позиции заполнены информационными символами, а при положительном согласовании – балластом.

Структура цикла, представленная на рис. 6.19, соответствует рекомендации G.742 и предусматривает использование одностороннего положительного согласования скоростей. При этом из 848 импульсных позиций, содержащихся в цикле, 24 заняты служебными сигналами, а 824 отведены под передачу информационных символов – по N = 206 разрядов на каждый компонентный поток. Тогда, с учетом длительности цикла Tц равной 100,3(78) мкс, обеспечиваемая скорость передачи для каждого компонентного сигнала будет определяться как W = N/Tц = 206/100,3(78) = 2052,2 кбит/с, что превышает значение скорости первичного потока при максимальном положительном отклонении (2048(1 + 50 ∙ 10–6) кбит/с). Этим обстоятельством и обусловлено наличие только положительного согласования скоростей, которое осуществляется, как и в предыдущем случае, в 4-й группе, но на позициях 5–8-го разрядов.

Для управления цифровым выравниванием используются трехразрядные команды согласования скоростей (КСС), занимающие первые

255

4 позиции во 2-й, в 3-й и 4-й группах. При этом максимальное значение частоты (скорости выполнения) согласования скоростей совпадает с частотой следования КСС и равно 1100,3(78) мкс 9,96 кГц.

Из сравнения циклов на рис. 6.18 и рис. 6.19 видно, что при одностороннем согласовании скоростей увеличивается количество разрядов, составляющих сигнал цикловой синхронизации, а также повышается частота следования синхрогрупп. Это объясняется тем, что в ЦСП с односторонним цифровым выравниванием операции согласования необходимо выполнять чаще (примерно, в несколько десятков раз), чем в ЦСП с двухсторонним выравниванием, а поэтому подобные системы более критичны к срыву цикловой синхронизации и требуют уменьшения времени восстановления синхронизма. Увеличение разрядности и частоты следования синхрогрупп как раз и направлено на удовлетворение данного требования.

Необходимостью выполнения более частого согласования скоростей также обусловлено и увеличение частоты следования КСС. При этом следует заметить, что данная мера, помимо обеспечения работоспособности системы, позволяет также уменьшить время ожидания,

аследовательно, снизить уровень фазовых дрожаний, возникающих на приемной стороне при разделении группового сигнала.

Формирование цифровых потоков высших ступеней иерархии,

аименно, третичного и четверичного, осуществляется точно так же, как и в случае организации уже рассмотренного выше вторичного по-

тока, т. е. путем асинхронного объединения компонентных сигналов с использованием согласования скоростей. При этом может применяться как двухстороннее положительно-отрицательное согласование, так и одностороннее положительное. Структуры стандартных циклов цифровых сигналов со скоростями 34368 кбит/с и 139264 кбит/с представлены на рисунках 6.20–6.23.

Сравнение циклов вторичного (рис. 6.18–6.19) и третичного (рис. 6.20–6.21) потоков при использовании как двухстороннего, так и одностороннего согласования скоростей показывает, что номенклатура передаваемых сигналов, а также структура и механизм передачи команд согласования скоростей остаются неизменными. Поэтому рассмотрим лишь основные параметры циклов третичного потока и обозначим наиболее существенные отличия, имеющие место, при передаче тех или иных служебных сигналов во вторичном и третичном потоках.

256

Группа 3

Рис. 6.20. Структура цикла цифрового сигнала

со скоростью передачи 34368 кбит/с с использованием двухстороннего согласования скоростей

Показанная на рис. 6.20 структура цикла (fц = 16 кГц; N = 2148 бит) соответствует рекомендации G.753 и предусматривает применение метода асинхронного поразрядного объединения с использованием двухстороннего согласования скоростей. При этом fзап = 8448 кГц, а fсч = 34368/4 = 8592 кГц.

257

Рис. 6.21. Структура цикла цифрового сигнала

со скоростью передачи 34368 кбит/с с использованием одностороннего (положительного) согласования скоростей

Отношение fзап / fсч = 8448/8592 = 176/179 показывает, что за одно и то же время поступают 176 импульсов записи и 179 импульсов считывания, а следовательно, возникают 3 временны́х сдвига. Этим обстоятель-

258

ством как раз и обусловлен выбор структуры цикла, а именно, тот факт, что каждая группа (рис. 6.20) содержит 716 импульсных позиций, 12 из которых отведены под передачу служебных сигналов, а оставшиеся 704 позиции заняты информационными сигналами. Так как в данном случае на один компонентный поток в группе приходится 704/4 = 176 позиций, то за время, в течение которого передаются информационные символы в группе, будет накоплено 3 временны́х сдвига, которые затем будут скомпенсированы благодаря наличию 12 позиций, предназначенных для передачи служебных сигналов. Механизм компенсации временны́х сдвигов и неоднородностей был подробно рассмотрен в предыдущем пункте.

Следует обратить внимание на увеличение разрядности и частоты следования сигнала цикловой синхронизации (fцс = 16 кГц; Nцс = 12 бит). Эта мера, как и в случае организации вторичного потока, направлена на уменьшение времени восстановления синхронизма.

Увеличение частоты следования команд согласования скоростей (КСС) позволяет обеспечить работоспособность системы передачи при бóльших значениях разности частот записи и считывания.

Цикл третичного потока с использованием одностороннего согласования скоростей (рис. 6.21), соответствующий рекомендации G.751, по структуре совпадает с аналогичным циклом вторичного потока (рис. 6.19). В данном случае цикл содержит 1536 импульсных позиций (24 для передачи служебных сигналов и 1512 для информационных сигналов), из которых на каждый компонентный поток приходится по N = 378 разрядов. Тогда с учетом частоты следования циклов скорость передачи, обеспечиваемая для каждого компонентного сигнала, определяется как

W = Nfц = 378 · 22,375 = 8457,75 кбит/с, что превышает максимальную скорость вторичного потока (8448(1 + 30 ∙ 10–6) кбит/с), а номинальные значения частот записи и считывания равны соответственно fзап = 8448 кГц

и fсч = 34368/4 = 8592 кГц = fсч.и + fсл = 8457,75 кГц + 134,25 кГц. Поскольку система предусматривает выполнение одностороннего

цифрового выравнивания, то максимальная частота согласования скоростей совпадает с частотой следования команд (КСС) и составляет 22,375 кГц.

Таким образом, сопоставляя циклы вторичного и третичного потоков, нетрудно видеть, что основные отличия между ними связаны с увеличением частоты следования циклового синхросигнала и с повышением скорости выполнения цифрового выравнивания.

259

Рис. 6.22. Структура цикла цифрового сигнала

со скоростью передачи 139264 кбит/с с использованием двухстороннего согласования скоростей

260