Mikroprotsesorni-pristroyi (1)

синхронізації), розміщені на кристалі (всередині); пам'ять програм – ПЗП місткістю 4 кбайта і пам'ять даних – ОЗП місткістю 128 байт, які складають резидентну пам'ять; 32 лінії чотирьох паралельних портів (Р0, Р1, Р2, Р3) вводувиводу (ВВ); канал послідовного порту ВВ; два 16-розрядні таймери/лічильники і логіку дворівневої системи переривань з п'ятьма або шістьма джерелами запитів.

Всі ці засоби утворюють резидентну частину МК, розміщену безпосередньо на кристалі. Окрім цього, є можливість реалізувати поза кристалом пам'ять програм і пам'ять даних до 64 кбайт кожну, шляхом підключення зовнішніх ВІС. Для скорочення ширини фізичного інтерфейсу більшість логічних ліній поєднуються. Так, при зверненнях до зовнішньої пам'яті порт Р0 виконує роль суміщеної шини адреси даних, а Р2– шини старшої частини адреси. Всі лінії порту Р3 можуть виконувати альтернативні функції ліній управління.

2x16

Рисунок 5.2 – Узагальнена структурна схема МК51

121

У архітектурі МК51 використаний принцип незалежності середовищ для зберігання програм і даних, тобто принцип Гарвардської архітектури.

Резидентна пам'ять. Пам'ять програм і пам'ять даних, розміщені на кристалі ВЕ51, фізично і логічно розділені, мають різні механізми адресації, працюють під управлінням різних сигналів і виконують різні функції.

Пам'ять програм (ПЗП або СППЗУ) має місткість 4Кбайта і призначена для зберігання команд, констант, слів ініціалізації, таблиць перекодування вхідних змінних і т.п., керована РПП має 16-бітову шину адреси, через яку забезпечується доступ з лічильника команд або з регістра покажчика даних

(РПД).

Пам'ять даних (ОЗП) призначена для зберігання змінних в процесі виконання прикладної програми, адресується одним байтом і має місткість 128 байт. До адресного простору РПД примикають адреси регістрів спеціальних функцій (РСФ), РПП, РПД. Організація доступу до них представлена на рис. 5.3. Набір програмно доступних регістрів приведений на рис. 5.4. Оскільки структура відноситься до класу акумуляторних, з банками перемикачів робочих регістрів, то центральним регістром набору вважається акумулятор.

Акумулятор А – 8-розрядний регістр, виконує звичайні функції основного арифметичного регістра, є джерелом операнда і приймачем (місцем фіксації) результату арифметичних і логічних операцій, а також ряду операцій передачі даних. Тільки з використанням акумулятора можуть бути виконані операції зсуву, перевірки на нуль, з прапором паритету і ін.

Регістр В – 8- розрядний, служить розширенням акумулятора А, необхідний для здійснення операцій множення і ділення, де виступає як джерело і приймач операндів. У всіх інших операціях регістр В виконує функції, які визначені користувачем. При скиданні А і В встановлюють в нуль.

Контролер МК51 може виконувати безліч команд без участі акумулятора. Дані можуть бути передані з будь-якої комірки РПД в будь-який регістр, останній може бути завантажений безпосередньо операндом і т.д.

122

Ряд логічних операцій може бути виконаний без участі акумулятора. Змінні можуть бути інтерпретовані і перевірені (ТЕСТ) без участі акумулятора.

(*) – допускається адресація окремих біт

Рисунок 5.3 – Організація доступу до регістрів

Аналогічно можуть бути перевірені й змінені прапори й керуючі біти.

123

Регістр слова стану програми (ССП) фіксує ряд ознак операцій (прапорів), які формуються при виконанні ряду операцій АЛУ (див. рис. 5.5). При скиданні

вССП установлюється 00H.

1.Прапор переносу С. Управляється програмно й апаратно при виконанні арифметичних і логічних операцій, виконує функції "булевого акумулятора" у командах роботи з бітами.

2.Прапор допоміжного переносу АС. Установлюється апаратно при виконанні команд додавання й віднімання (перенос або позика в біті 3).

3.Прапор, обумовлений користувачем F0 . Програмно керований.

4.Прапори вибору банку регістрів RS0-RS1, установлюються й скидаються програмно для вибору одного із чотирьох робочих банків регістрів.

Рис. 5.4 – Набір програмно доступних регістрів

5.Прапор переповнювання OV. Встановлюється і скидається апаратно при виконанні арифметичних операцій над цілими числами із знаком.

6.Прапор паритету P. Виконується контроль по парності вмісту акумулятора.

Регістр покажчик стека (РУС) може адресувати будь-яку область РПД. Його вміст інкрементується перш, ніж дані будуть записані в стек командою PUSH і CALL. Вміст РУС декрементується після виконання команд POP і RET. РУС є 8-бітовим, що дозволяє утворити системний стек 256 байт. Активною

124

завжди є адреса останнього занесеного в стек байта. Стек росте у бік збільшення вмісту РУС. Після сигналу СБР, в РУС, автоматично завантажується код 07Н. Це значить, що якщо прикладна програма не перевизначає стек, то перший елемент даних в стеку розташовуватиметься в комірці РПД з адресою 08Н.

Прапор паритету. Виконує контроль по парності Прапор переповнення. Установлюється й

скидається апаратно при виконанні арифметичних операцій Вибір банку регістрів. Установлюється й

скидається програмно для вибору робочого

Прапор, обумовлений, користувачем. Програмно керований Прапор переносу. Управляється програмно й

апаратно при виконанні арифметичних операцій (виконує функцію "булевого акумулятора")

Прапор допоміжного переносу. Управляється апаратно при виконанні команд додавання й віднімання, сигналізує про перенос або заєм в біті 3 .

Рисунок 5.5 – Призначення бітів регістру слово стану програми (ССП)

Регістр – покажчик даних (РПД) – 16 - розрядний, кожна його 8-бітова половина (DPL і DPH) може використовуватися (бути адресована) при необхідності незалежно одна від одної.

125

РУД використовується як адреса при пересилці констант з пам'яті програм і доступі до змінних із зовнішньої пам'яті даних, а також для організації передачі управління. При скиданні DPTR встановлюється 000Н.

УМК51 передбачено 4 банки по 8 робочих регістрів R0-R7 у кожному, перераховуваних полем RsiССП. Регістри виконують спільноцільові функції зберігання даних.

Регістри R0 і R1 кожного банку реалізують також функції 8-розрядних покажчиків даних.

Використання наборів робочих регістрів дозволяє істотно зменшити тривалість перемикання контекстів ЦП, що дуже важливо для мікросистем реального часу.

Таймер/лічильник. У складі засобів МК51 є регістрові пари TH0, TL0 і TH1, TL1, на основі яких функціонують 2 незалежних програмно керованих 16бітових таймера/лічильника подій.

Буфер послідовного порту SBUF. Регістр SBUF має 2 незалежних регістра – буфер приймача і буфер передавача. Завантаження байта в SBUF негайно викликає початок процесу передачі через послідовний порт (ПП). Прочитування вмісту SBUF позначає прийом даних, джерелом яких є приймач ПП.

Регістри спеціальних функцій. Регістри з іменами IP, IE, TMOD, TCON, SCON, PCON використовують для фіксації і програмної зміни керуючих біт, і біт стану схеми переривання, таймера/лічильника, приймача-передавача послідовного порту і для управління споживаною потужністю МК-51.

Арифметико-логічний пристрій (АЛП) – 8-розрядний, може виконувати:

∙арифметичні операції складання, віднімання, множення і ділення;

∙логічні операції І, АБО, виключаюче АБО;

∙операції циклічного зрушення, скидання, інвертування і т.п.

УАЛП є програмно недоступні регістри Т1 і Т2, призначені для часового зберігання операндів, схема десяткової корекції і схема формування ознак.

126

Прості операції декремента і інкремента утворюють тандеми, необхідні для виконання таких операцій, як інкрементування 16-бітових регістрових пар.

АЛП дозволяє оперувати не тільки з байтами, але і бітами. Програмно доступні біти можуть бути встановлені, скинуті, інвертовані, передані, перевірені, використані в логічних операціях.

АЛП може оперувати з чотирма типами інформаційних об'єктів: булевими (1 біт); цифровими (4 біт); байтними (8 біт); адресними (16 біт).

Убагатьох мікросистемах передбачені спеціальні засоби для роботи з десятковими числами. Обробка числових даних безпосередньо в числовій формі часто застосовується в системах з десятковим ВВ (вводом-виводом), оскільки не вимагає їх проміжного перетворення в двійковий формат і назад. Для зберігання десяткових чисел в пам'яті мікросистеми використовують двійково-десятковий код. Розрізняють два формати: упакований і розпакований.

У2-10-коді упакованого формату кожна десяткова форма від 0 до 9 представляється 4-розрядним двійковим еквівалентом від 0000 В до 1001 В коди 1010 В–1111 В. У одному байті вдається розмістити тільки дві десяткові цифри і представити ціле число з діапазону 0–99. Для представлення багаторозрядного десяткового числа відводиться більше число байтів (по байту на кожні дві цифри):

9272 = 1001 0010 0111 0010В

380 = 0011 1000 0000В

Перехід від однієї системи до іншої виконується записаною командою десяткової цифри її двійковим еквівалентом і навпаки.

У розпакованому форматі для представлення кожної десяткової цифри використовується один байт, молодша тетрада містить код цифри (двійковий), а старша – нулі. Наприклад:

9272= 00001001 000000010 00000111 00000010В

127

380 = 00000011 00001000 00000000В

Розпакований формат, порівняно з упакованим, вимагає в два рази більше пам'яті. Проте він дуже добре узгоджується з тестовим представленням цифр в коді КОИ-7. Для перекладу розпакованого 2–10 коду в тестовий формат достатньо в старшу тетраду кожної цифри записати 0011В. При необхідності знак десяткового числа кодується окремою тетрадою або байтом. У обох випадках комбінація 0000В відповідає "+", а 1001В - " – ".

Наприклад, для упакованого формату: +921 = 0000 1001 0010 0001В; -350 = 1001 0011 0101 0000В.

У розпакованому форматі:

-350 = 00001001 00000011 00001101 00000000В.

Арифметична операція над десятковими числами виконується в два етапи: спочатку проводиться звичайна двійкова операція над десятковими числами, потім десяткова корекція одержаного результату. В цьому випадку можна скористатися схемою десяткової корекції АЛП, двійкової операції, що наводить результат, до десяткового вигляду.

Корекція виконується, якщо в результаті операції вміст перевершує 9. Для розпакованого формату корекція відбувається шляхом збільшення числа 0F6H, завдяки чому результат стає вірним, десяткове перенесення шифрується і може бути враховано при складанні більш старших десяткових цифр.

Пристрій управління і синхронізації

Кварцевий резонатор, що підключається до зовнішніх виведень Х1 і Х2 корпусу МК51, управляє роботою внутрішнього генератора, який в свою чергу формує сигнали синхронізації.

Пристрій управління МК51 на основі сигналів синхронізації формує машинний сигнал фіксованої тривалості, рівний 12 періодам резонатора або шести станам первинного керуючого автомата. Кожен стан первинного керуючого автомата містить дві фази сигналів резонатора.

128

У першій фазі виконується операція в АЛП, а в другій здійснюється мікрорегістрова передача.

Зовнішніми спостережуваними сигналами є тільки сигнали резонатора і САВП. САВП формується двічі за машинний цикл (S1Р2-S1Р1 і S4Р2-S5Р1).

Більшість команд виконуються за один машинний цикл. Деякі команди, що оперують з 2-байтними словами або пов'язані із зверненням до зовнішньої пам'яті, виконуються за два машинні цикли. Тільки команди ділення і множення вимагають чотирьох машинних циклів. Розрахунок часу виконання прикладних програм проводиться з урахуванням цих особливостей.

Порти вводу-виводу (ВВ)

Підсистема ВВ МК51 розміщується безпосередньо на кристалі. Для ВВ даних і управління процесом їх передачі до складу МК51 введений ряд портів даних і регістрів керування/стану. Фізична система ВВ мікроконтролера складається з чотирьох двонаправлених 8-розрядних портів Р0-Р3, які призначені для забезпечення обміну інформацією мікроконтролера з зовнішніми пристроями, утворюючи 32 лінії ВВ і можуть виконувати ряд додаткових функцій. Всі порти відображені в просторі внутрішньої пам'яті і нічим не відрізняються від звичайних елементів пам'яті. Це дозволяє застосувати до вмісту портів команди пам'яті з операндом з внутрішньої пам'яті. Кожний з портів містить фіксатор-защіпку, яка являє собою 8-розрядний регістр, що має байтову і бітову адресацію, для скидання установлення програмними засобами. Це забезпечує можливість доступу до окремих розрядів портів.

При зверненні до зовнішньої пам'яті програм або даних порти Р0, Р2 виконують функції АD і AB відповідно. Молодший байт адреси і дані передаються через Р0 в мультиплексному режимі: спочатку вводиться адреса, потім порт використовується для передачі даних. Коли розрядність адреси рівна 16 біт, старший байт адреси формується через Р2 .

Всі виведення порту Р3 можуть бути використані для реалізації альтернативних функцій, приведених в табл. 5.3.

129

Альтернативні функції можуть бути задіяні шляхом запису 1 у відповідні біти регістра-защіпки (Р3.0-Р3.7 порту 3).

Порт Р0 є двонаправленим, а Р1-Р3 квазідвонаправленими.

Кожна лінія портів може бути використана незалежно для вводу або виводу інформації. Для режиму вводу в регістр-защіпку записується 1.

Кожен порт містить керований регістр-защіпку, вхідний буфер і вихідний драйвер.

У портах Р0 і Р2 у вихідному буфері передбачені ключі, сполучаючі їх виводи з внутрішніми шинами АD і A відповідно.

По сигналу СБР (RST) в регістри-защіпки всіх портів автоматично записуються одиниці, настроюючи їх цим на режим вводу.

При роботі порту, коли він одночасно є операндом і місцем призначення результату, пристрій управління автоматично реалізує спеціальний режим "читання– модифікація– запис". При цьому ввод сигналів відбувається не із зовнішніх виводів порту, а з його регістра-защіпки, що дозволяє виключити неправильне прочитування раніше виведеної інформації.

Цей механізм звернення до портів реалізується наступними командами, наприклад:

ANL P2, A; ORL P3, A; XRL P1, A; JBC P1. 1, LABEL; СPL P1.2; INC P1;

130