лаб_работи 6_8OK

Рисунок 7.3. Часова діаграма роботи шифратора.

7.4. Демультиплексори

Розглянемо схему демультиплексора 18, описану на мові AHDL. Демультиплексор має один інформаційних вхід даних D, три входи, задаючі адресу ADR[3..1] і вісім виходів OUT[7..0]. Демультиплексор реалізований на базі оператора CASE. Опис шифратора має наступний вигляд.

SUBDESIGN DMUX

( IN, ADR[3..1]:INPUT;

OUT[7..0] :OUTPUT; ) BEGIN

CASE ADR[] IS

WHEN 0 => OUT[0]=IN;

WHEN 1 => OUT[1]=IN;

WHEN 2 => OUT[2]=IN;

WHEN 3 => OUT[3]=IN;

WHEN 4 => OUT[4]=IN;

WHEN 5 => OUT[5]=IN;

WHEN 6 => OUT[6]=IN;

WHEN 7 => OUT[7]=IN; END CASE;

END;

Нижче, на рис 7.4 приведена часова діаграма роботи демультиплексора.

Рисунок 7.4. Часова діаграма роботи демультиплексора.

7.5. Суматори

Розглянемо схему чотирьохрозрядного суматора, описану на мові AHDL. Розрядність суматора задається параметром NB. Суматор має вхідні група сигналів шини

A[NB..1] і B[NB..1], вихідну групу сигналу суми S[NB..1] і сигнал виходу перенесення cout із старшого розряду. Представлений суматор реалізований по стандартній схемі на базі однорозрядних суматорів. Булеві рівняння, задані у векторному вигляді, мають стандартний вигляд і виглядають наступними:

Si= Ai Bi Pi-1

Pi+1=Ai Bi+ Ai Pi-1+Bi Pi-1

Опис суматора має наступний вигляд.

CONSTANT NB=4;

SUBDESIGN SUMA

( A[NB..1]:INPUT;

B[NB..1]:INPUT; S[NB..1],cout:OUTPUT;

)

VARIABLE

Per[NB..1]:NODE; BEGIN S1=A1$B1; Per1=A1&B1;

S[NB..2]=A[NB..2]$B[NB..2]$Per[(NB-1)..1]; Per[NB..2]=A[NB..2]&B[NB..2] # Per[(NB-1)..1]&(A[NB..2]#B[NB..2]); cout = Per[NB];

END;

Нижче, на рис 7.5 приведена часова діаграма роботи суматора.

Рисунок 7.5. Часова діаграма роботи суматора.

7.6. Пристрої, що віднімають

Розглянемо схему чотирьохрозрядного пристрою, що віднімає, описану на мові AHDL. Розрядність від’ємника задається параметром NB. Суматор має вхідні група сигналів шини A[NB..1] - (зменшуване) і B[NB..1] - (від'ємник), вихідну групу сигналу різниці S[NB..1] і сигнал виходу заема cout із старшого розряду. Представлений від'ємникреалізований по стандартній схемі на базі однорозрядних від'ємників. Булеві рівняння, задані у векторному вигляді, мають стандартний вигляд і виглядають наступними:

Si= Ai Bi Pi-1

Опис від'ємника має наступний вигляд.

Per1=!A1&B1; S[NB..2]=A[NB..2]$B[NB..2]$Per[(NB-1)..1];

Per[NB..2]=!A[NB..2]&B[NB..2] # Per[(NB-1)..1]&(!A[NB..2]#B[NB..2]); cout = Per[NB];

END;

Нижче, на рис 7.6 приведена часова діаграма роботи вычитателя.

Рисунок 7.6. Часова діаграма роботи від'ємника

7.7. Шинні формувачі

Шинні приемо-передавачі дозволяють організувати передачу і прийом інформації між декількома джерелами і приймачами по загальній шині даних. У кожен момент часу на загальній шині даних може бути активний тільки одне джерело сигналу. Управлінням роботою шинних формувачів здійснює спеціальний логічний пристрій, званий арбітром.

Розглянемо схему типового шинного приемо-передавача, представлену на рис. 7.7.1.

Рис 7.7.1. Схема типового шинного приемо-передавача.

Представлена схема шинного приемо-передавача має двонаправлену шину даних DB1, DB2. При різних комбінаціях сигналів управління CS і ADR можливі наступні режими передачі даних:

шина OUT відключена.

Нижче приведений текст опису роботи шинного приемо-передавача на мові

AHDL.

SUBDESIGN SHINA

( IN1,IN2,CS,ADR: INPUT; DB1,DB2:BIDIR; OUT1,OUT2: OUTPUT;) VARIABLE TRI_A[1..0]:TRI; TRI_B[1..0]:TRI;

BEGIN

CASE (CS,ADR) IS

WHEN B"11" =>TRI_A[].OE=VCC;

WHEN B"10" =>TRI_B[].OE=VCC; END CASE;

TRI_A[].IN= (IN2,IN1);

TRI_B[].IN= (DB2,DB1); (DB2,DB1)= TRI_A[].OUT; (OUT2,OUT1)= TRI_B[].OUT; END;

Часова діаграма роботи шинного типового приемо-передавача, представлена на рис. 7.7.2.

Рис 7.7.2. Часова діаграма роботи шинного приемо-передавача

7.8. Лічильники

Лічильники є широко поширеними електронними вузлами, що дозволяють організувати підрахунок імпульсів. На мові AHDL лічильники найпростіше побудувати, використовуючи звернення до примітивів тригерів. Чаші всього використовують тригери типу DFF або DFFE .

Для організації рахунку по різних модулях і з різними умовами скидання-установки можна використовувати операторів CASE або IF THEN.

Нижче приведений приклад лічильника, що рахує імпульси від 3 до 12. Перехід при рахунку від значення 12 до значення 3 організований за допомогою оператора CASE.

SUBDESIGN CNT3_15 ( CLK :INPUT;

R :INPUT=GND;

Q[4..0]:OUTPUT;

)

VARIABLE

RG[4..0]: DFF;

BEGIN

RG[].CLRN=!R;

RG[].CLK=CLK; case Q[] IS

WHEN B"01111"=> RG[].D=B"00011"; WHEN OTHERS => RG[].D =RG[].Q+1; END CASE;

Q[] = RG[].Q; END;

Часова діаграма роботи лічильника приведена на рис 7.8.

Рис 7.8. Часова діаграма роботи лічильника.

7.9. Дешифратори

Дешифратори належать до одних з найбільш поширених типів вузлів цифрової апаратури. Дешифратор працює по наступному алгоритму. Зі всіх вихідних шин Qi тільки одна, номер якої визначається кодом адреси А[m..1], має значення, рівне 1. Всі інші мають стан, рівний 0.

На мові дешифратори зручно реалізовувати за допомогою оператора CASE, або за допомогою таблиці істинності.

Нижче приведений приклад восьмирозрядного дешифратора, реалізованого за допомогою таблиці істинності:

SUBDESIGN Desh8 ( A[2..0]: INPUT;

Dec[7..0]:OUTPUT; ) BEGIN

TABLE

A[] => Dec[];

B"000" => B"00000001";

B"001" => B"00000010";

B"010" => B"00000100";

B"011" => B"00001000";

B"100" => B"00010000";

B"101" => B"00100000";

B"110" => B"01000000";

B"111" => B"10000000"; END TABLE;

END;

Часова діаграма роботи дешифратора приведена на рис 7.9.

Рис 7.9. Часова діаграма роботи дешифратора.

7.10. Компаратори

Компаратори дозволяють вирішувати задачу визначення відношення між двома двійковими числами. Відносини можуть бути наступних типів: «>», «<», «>=», «<=», «==» «!=». Компаратори працюють по скануючому алгоритму. Вони послідовно аналізують однойменні розряди двох чисел, починаючи із старших. При аналізі розрядів формуються код порівняння Ki, який може мати значення «більше», «менше», «рівно» (m, b, r). Якщо на поточному кроці Ki=m або Ki=b, відношення визначене і аналіз закінчується. Якщо Ki=r, то аналіз продовжується на наступному розряді.

На мові AHDL компаратори зручно реалізовувати за допомогою оператора IF THEN. Нижче приведений приклад компаратора трьохрозрядних чисел, який видає «1», якщо

A>B і «0» інакше.

SUBDESIGN comp

( A[2..0],B[2..0]: INPUT; Q : output; )

BEGIN

IF A2 & !B2==1

THEN Q=B"1"; ELSIF B2 & !A2==1 THEN Q=B"0"; ELSIF A1 & !B1==1 THEN Q=B"1"; ELSIF B1 & !A1==1 THEN Q=B"0"; ELSIF A0 & !B0==1 THEN Q=B"1"; ELSE Q=B"0"; END IF;

END;

Часова діаграма роботи компаратора представлена на рисуноку 7.10

Рис 7.10. Часова діаграма роботи компаратора.

ПОРЯДОК ВИКОНАННЯ РАБОТИ №7

Після вивчення теоретичного матеріалу, необхідно створити новий проект в САПР, синтезувати схему ЦП, у відповідності з варіантами завдань з (табл. 1, 2, 3), и промоделювати його роботу. Номер варіанта завдання видає викладач.

Таблица 1– Варианты завдання – комбінаційний пристрій

Таблица 3. Варианти завдання – комбінаційна схема

! - NOT, & - AND, !& - NAND, # - OR , !# - NOR, $ - XOR, !$ - XNOR.

ЗМІСТ ЗВІТУ

Звіт з лабораторної роботи повинен мати наступне:

1.Мета роботи.

2.Завдання на лабораторну роботу зі своїм варіантом.

3.Функціональну схему.

4. Результат моделювання з описом послідовності дій.

5.Таблицю істинності функціонування схеми ЦУ.

6.Висновки по роботі в цілому.

ЛАБОРАТОРНА РОБОТА № 8

Проектування пристрою обчислення на ПЛІС з використанням пам’яті

ПОРЯДОК ВИКОНАННЯ РАБОТИ

Після вивчення теоретичного матеріалу, необхідно створити новий проект в САПР, синтезувати схему ЦП та пам’яті, у відповідності з варіантами завдання що були в попередніх роботах 6 завдання 1 та , роботі 7 завдання 2 завдання (табл. 2), поєднати їх разом і промоделювати його роботу. Номер варіанта завдання видає викладач.

ЗМІСТ ЗВІТУ

Звіт з лабораторної роботи повинен мати наступне:

1.Мета роботи.

2.Завдання на лабораторну роботу зі своїм варіантом.

3.Функціональну схему.

4. Результат моделювання з описом послідовності дій.

5. Таблицю істинності функціонування схеми ЦУ.

6. Висновки по роботі в цілому.

Література

1. Комолов Д.А., Мяльк Р.А., Зобенко А.А., Филиппов А.С. Системы автоматизированного проектирования фирмы Altera QUARTUS II и QUARTUS II. –Москва: ИП РадиоСофт, 2002 – 352 с.

2. Антонов А.П., Язык описания цифровых устройств AlteraHDL. Москва, РадиоСофт, 2002. – 224 с.

3. Стешенко В.Б. ПЛИС фирмы ALTERA: проектирование устройств обработки сигналов. – Москва: ДОДЭКА, 2002 – 128с.