1.2.9.4. Комбинированные способы изоляции

В этих методах совмещаются методы изоляции обратно смещённым  p‑n-переходом и изоляции диэлектриком. Изопланарный процесс применяется в основном для изоляции элементов ИС при изготовлении интегральных микросхем памяти.

В настоящее время самым распространенным комбинированным методом является так называемая изопланарная технология (изопланар).

В основе изопланарного процесса лежит локальное сквозное окисление тонкого (1…2 мкм) эпитаксиального слоя кремния n‑ типа со скрытым слоем n+-типа, выращенного на подложке p‑типа проводимости. Технология изготовления следующая.

Исходная пластина маскируется сло­ем нитридом кремния Si₃N₄, в котором со­здаются окна для последующего ло­ка­ль­­ного прокисления n‑эпитак­си­аль­но­го слоя (рис.1.41, а)

Последующее сквозное окисление эпи­­таксиального слоя n‑Si с целью создания изолированных областей (рис.1.41, б)

В результате окисления эпитаксиальный n‑слой оказывается разделенным на два кармана n‑типа, так же, как и в методе изоляции обратно-смещенным p‑n-переходом. Оба кармана соединены через скрытый n⁺-слой. Однако в данном случае боковые изолирующие слои не полупроводниковые, а диэлектрические. Донные части карманов также разделены p‑n-пере­хо­да­ми. Именно поэтому изопланарный метод относится к комбинированным методам.

Заключительной частью изопланарного процесса является создание эмиттерной и базовой областей в главной части кармана и вывода коллекторного вывода из бокового кармана.

Метод изоляции V‑канавками. При достаточно больших толщинах эпитаксиальных слоев, например, до 3 мкм, используется вариант изопланарного метода – метод изоляции V‑канавками (метод вертикального травления , VIP-метод).

В этом методе вместо сквозного прокисления эпитаксиального слоя используется способ анизотропного травления крмния с последующим покрытием получившихся канавок окислами SiO₂+Si₃N₄. Подложка ориентируется в направлении <100>. В этом направлении травление идёт в 30 раз быстрее, чем по боковым граням канавки, ориентированным в направлении <111>. Угол между направлениями <100> и <111> составляет 61,5⁰. Получаемые таким образом V‑образные канавки экономят площадь, необходимую для изоляции элементов.

Схема технологического процесса показана на рис. 1.42, а-д.

1. В качестве заготовки используется пластина p‑Si,  ориентированная в направлении <100>, с эпитаксиальным слоем n‑типа и скрытыми слоями n⁺-типа проводимости (рис. 1.42, а).

2. С помощью диффузии  акцепторной примеси создаётся базовая область p-типа проводимости (рис. 1.42, б).

3. Поверхность пластины защищается через маску слоем SiO₂. В маске вскрываются окна. Размеры окна в маске делают такими, чтобы грани (111) V‑канавок сходились чуть ниже границы эпитаксиального слоя.

Ширина окна рассчитывается по формуле , где d – глубина канавки. Обычно d=4…5 мкм, b=5,6…7 мкм. Следовательно, потери площади кристалла под изоляцию действительно весьма незначительны. Через окна в маске проводится анизотропное травление поверхности Si (рис. 1.42, в).

4. Далее поверхность пластины дополнительно защищается слоем SiO₂+Si₃N₄ (рис. 1.42, г).

5. Канавки заполняют поликристаллическим кремнием, поверхность пластины полируется, после чего формируются эмиттерная и колекторная области транзистора и выводы (рис. 1.42, д).

VIP-метод обеспечивает более высокий процент выхода годных ИМС и значительно большую плотность размещения элементов, чем при использовании изопланарного метода.