Транзисторно-транзисторные логические элементы.

Насыщенные транзисторные ключи являются основой для построения цифровых интегральных схем транзисторно-транзисторной логики (ТТЛ). Известно, что цифровое устройство любой сложности можно построить с помощью относительно простых логических схем. Достаточным (функционально полным) является набор из трех схем, выполняющих основные логические операции: логическое сложение, логическое умножение и инверсию.

Л

Рисунок 2.8

огическим сложением называют функцию y= , которая равна 0, когда все переменные равны 0, и равна 1, когда хотя бы одна из переменных равна 1. Таблица истинности логической функции двух переменных приведена на рис. 2.8,а. Логическое сложение выполняется с помощью логического элемента ИЛИ (рис. 2.8,б).

Рисунок 2.9

Логическое умножение. Логическим умножением называют функцию y= , которая равна 1, когда все переменные равны 1, и равна 0, когда хотя бы одна из переменных равна 0. Таблица истинности функции двух переменных представлена на рис. 9,а. Логическое умножение выполняется с помощью логического элемента И (рис. 9,б).

Логическое отрицание (инверсия) переменной x – это функция y= , равная противоположному значению x. Функция реализуется с помощью логического элемента НЕ – инвертора (рис. 10).

Рисунок 2.10

Логические элементы ИЛИ и И обладают свойством двойственности, которое заключается в том, что один и тот же элемент может выполнять функцию либо ИЛИ, либо И. Если за уровень 1 принят высокий уровень сигнала, то элемент относится к положительной логике. Если за уровень 1 принят низкий уровень сигнала, то имеет место отрицательная логика.

Для реализации любой логической функции достаточно использовать набор из двух видов логических элементов: «ИЛИ-НЕ» или «И-НЕ».

Е

Рисунок 2.11

сли пару элементов в каждом варианте объединить, то получим универсальные логические элементы. Схема элемента «2И-НЕ» транзисторно-транзисторной логики (ТТЛ) приведена на рис. 2.10. В таблице 4 приведена таблица истинности логического элемента «2И-НЕ».

Входной многоэмиттерный транзистор осуществляет логическое перемножение переменных . Полученное произведение инвертируется выходным каскадом, роль которого выполняет насыщенный транзисторный ключ. Многоэмиттерный транзистор состоит из одного перехода база-коллектор и нескольких переходов база-эмиттер. Все эмиттеры электрически изолированы друг от друга и в процессе работы транзистора не взаимодействуют между собой.

Ток базы транзистора задается базовым резистором / . Элемент функционирует в соответствии с таблицей рис. 11,а. Если на одном или нескольких входах логического элемента действуют низкие уровни напряжения (логические «0»), соответствующие эмиттерные переходы будут смещены в прямом направлении и ток базы потечет через эти переходы.

Коллекторный ток транзистора и соответственно базовый ток транзистора будут равны 0. Транзистор закрыт, и на выходе схемы действует высокий уровень напряжения (три первых строки таблицы). При наличии высоких уровней (логическая «1») на всех выходах схемы эмиттерные переходы смещаются в обратном направлении, а коллекторный ток в прямом (инверсное включение транзистора). Ток протекает через коллекторный переход транзистора в базу транзистора и переводит последний в режим насыщения. Выходное напряжение принимает значение, соответствующее уровню логического «0».

Недостатком схемы приведённой на рис. 2.11 является зависимость выходного сопротивления элемента от состояния элемента. В состоянии «0» на выходе сопротивление элемента равно малому сопротивлению насыщенного транзистора . В состоянии «1» выходное сопротивление велико, равно . В результате снижаются нагрузочная способность и быстродействие логического элемента при установлении на его выходе высокого уровня напряжения.

Для устранения недостатка выходной каскад элемента выполняется по двухтактной схеме (рис. 12).

Рисунок 2.12

Транзисторы выход-ного каскада , работают поочередно. Высокий уровень на выходе обеспечивается открытым состоянием транзистора, низкий – насыщенным состоянием транзистора . Для поочередного отпирания транзисторов , служит фазоинверсный каскад на транзисторе , который формирует управляющие сигналы противоположной полярности. Многоэмиттерный транзистор, как и в простейшей схеме, выполняет функцию перемножения входных переменных.

Если одна или несколько переменных равны 0, ток =0 и транзистор закрыт. Потенциал эмиттера равен нулю, и транзистор закрыт. В базу транзистора через резистор втекает отпирающий ток. Транзистор открыт и поддерживает высокий потенциал на выходе схемы. Каскад на транзисторе является эмиттерным повторителем, благодаря чему выход логического элемента в единичном состоянии будет низкоомным.

Когда на выходах действуют логические «1», ток течет через коллекторный переход транзистора и отпирает транзистор . Возросший потенциал эмиттера переводит выходной транзистор в насыщенное состояние и на выходе устанавливается низкий уровень напряжения . Насыщенное состояние обеспечивает низкое выходное сопротивление ключа. Разность потенциалов между базами транзисторов и в это время составляет 0,6-0,7 В и может открыть транзистор . Для предотвращения отмирания транзистора в цепь его эмиттера включен диод, выполняющий роль источника напряжения смещения.

При переключении схемы в течение короткого времени оба транзистора оказываются открытыми, и в их коллекторной цепи протекает сквозной ток, который может превысить допустимое значение. Для его ограничения включен защитный резистор . Возникающие при переключении импульсы тока создают высокочастотные помехи на шинах питания.

П

Рисунок 2.13

ередаточная характеристика интегрального ТТЛ элемента, выполненного по схеме рис.2.12, представлена на рис.2.13.

При малых напряжениях один из переходов транзистора открыт, ток протекает через этот переход. Напряжение на базе составляет 0,8 В. Этого напряжения не достаточно для смещения в прямом направлении переходов база-коллектор транзистора и база-эмиттер транзистора . Поэтому транзистор закрыт, потенциал его коллектора близок к напряжению источника питания +5 В. Этим потенциалом отпирается транзистор и на выходе устанавливается высокий потенциал > (участок 1-2).

При увеличении транзистор начинает открываться, а транзистор еще закрыт. Потенциал на коллекторе транзистора по мере его отпирания падает. Че­рез эмиттерный повторитель на транзисторе это изменение потенциала передает­ся на выход логического элемента (участок 2-3).

Дальнейшее увеличение приводит к возрастанию потенциала базы транзистора до 1,2 В. Этого потенциала оказывается достаточно для полно­го отпирания транзистора . Ток через резистор R₃ возрастает, напряжение на базе транзистора превышает порог отпирания, и он переходит в активный режим. Некоторое время оба транзистора и выходного каскада находятся в активном режиме, и элемент работает как усилитель (участок 3-4). Выходное напряжение здесь принимает промежуточные значения между логическими уровнями 0 и 1 (< < ), поэтому состояние логического элемента становится неопределенным.

Когда напряжение превысит транзисторы и переходят в режим насыщения (участок 4-5) и на выходе устанавливается низкий потенциал < .

Передаточные характеристики ненагруженного (рис.13,а) и нагруженного (рис. 13,6) элементов отличаются расположением логических уровней и . С увеличением нагрузки уровни и сближаются. К выходу одного элемента мож­но подключить лишь ограниченное число n входов других элементов без смещения уровней и за пределы их допустимых значений и . Для микросхем ТТЛ типа =0,4 В, =2,4 В, n = 10.

В сложных цифровых устройствах на входные логические уровни 0 и 1 накладываются помехи, возникающие от переключения соседних микросхем.

Если помеха превысит допустимый уровень (рис.2.14), произойдет ложное срабатывание цифрового элемента.

Д

Рисунок 2.14

ля входного уровня логического нуля до­пустимое напряжение помехи составляет = для уровня логиче­ской единицы = ^. Величины и характеризуют поме­хоустойчивость цифровых схем. У нагруженного элемента из-за наличия на­клонного участка 2-3 (рис.13) пороговое напряжение и помехоустойчивость в состоянии "0" на входе снижа­ются. В реальных схемах ТТЛ вместо резистора (рис.12) включается кор­ректирующая цепочка (рис.15), которая позволяет приблизить форму переда­точной характеристики к прямоуголь­ной (пунктирные линии на рис.13). При этом приближённо можно считать, что

= = 1,4 В.

Рисунок 2.15

Рисунок 2.16

Помехоустойчивость ТТЛ элемента бу­дет оцениваться величиной

1 В.

Быстродействие логических эле­ментов характеризуется средней величиной задержки включения и выключе­ния (рис.16).

0,5( )

Задержка возникает из-за конеч­ного времени переключения транзисто­ров в ТТЛ элементе и наличия паразит­ной емкости нагрузки (рис.12). Сред­нее время задержки логических ТTЛ элементов составляет 20 нс, они относятся к быстродейст­вующим интегральным схемам. Ско­рость переключения транзисторов огра­ничивается в основном временем расса­сывания накопленных зарядов. Для по­вышения максимальной частоты переключения элемента необходимо предотвратить насыщение транзисторов. Один из способов устранения насыщения состоит в том, что параллельно переходу коллектор-база транзистора включается диод Шоттки (рис.2. 17).

П

Рисунок 2.17

ри приближении транзистора к насыщению напря­жение на его коллекторе падает и диод открывается. При этом замыкается цепь ООС, которая препятствует снижению напряжения между коллектором и эмиттером ниже уровня 0,3 В. Эта структура используется в схемах ТТЛ с диодами Шоттки, быстродействие которых в 3 раза выше обычных ТТЛ схем.