3.3. Другие реализации триггеров
Следует отметить, что приведенная реализация триггеров на биполярных транзисторах не является единственной. Схем, реализующих тот же принцип достаточно много, в т.ч. и на многоэммитерных транзисторах. Кроме того, необязательно использовать логический элемент ИЛИ-НЕ.
Вот пример триггера на элементах И-НЕ:
Инверторы на входе поставлены для того, чтобы логическая функция и режим работы (хранение, запись 1, запись 0) этого триггера полностью совпадали с рассмотренными ранее характеристиками триггера. Эти инверторы можно было бы и не ставить, но функции были бы другие (S=R=1 хранение; S=1, R=0 запись 0; S=0, R=1 запись 1, S=R=0 не допустимо), что привело бы к путанице.
. Триггеры в устройствах памяти
Следует так же отметить, что триггеры на биполярных транзисторах достаточно быстродейственны и часто используются для построения функциональных узлов последовательного типа – регистров, счетчиков и т.д.
Однако для хранения больших объёмов информации в устройствах памяти используют полевую КМДПТЛ. Их основное преимущество: отсутствие тока в условиях хранения информации и как следствие отсутствие выделения тепла и возможность большой концентрации в кристалле.
Вот пример такой схемы (жирной линией на схеме показаны ветви схемы, находящиеся под высоким напряжением при записи 1).
Или та же схема в более простых символах: n-канальный транзистор, открывается подачей логической 1, p-канальный транзистор, открывается логическим 0.
При S=R=0 – это бистабильная ячейка, состоящая из двух элементов НЕ на основе КМДПТЛ.
Пусть
S=1,
R=0.
самый правый нижний транзистор открывается
(самый левый закрыт), а на выходе
и во всей линии связанной с точкойB,
устанавливается низкое напряжение
(лог. 0).
В результате в левом плече схемы транзисторы:p-открыт, n-закрыт. Поэтому на выходе Q и во всей линии, соединение с точкой A, устанавливается высокое напряжение (лог 1). Это же напряжение в правом плече закрывает транзистор p и открывает транзистор n, дополнительно соединяя точку B с землёй. Так что схема не противоречива. Аналогично происходит запись нуля.
Даная схема для экономии включает 6 транзисторов, в то время как 1 элемент И-НЕ (ИЛИ-НЕ) КМПДТЛ включает 4 транзистора поэтому схему триггера можно сделать с помощью не 6, а 8 транзисторов. Это и делают на практике, так как возрастает быстродействие триггера. Одно плечо закрывает, а другое открывается одновременно, а не так как это происходит в приведенной схеме (в начале срабатывает одно плечо, потом другое).
4. Модификации rs триггера
4.1 Синхронный RS триггер (синхронизируемый внешним сигналом)
При С=0 режим хранения, триггер не меняет своего состояния.
При С=1 режим обычного RS триггера.
Логическая функция:
Синхронный триггер меняет своё состояние только после прихода синхроимпульсов, т.е. С=1.
На вход С вместо синхронизирующего сигнала могут подаваться просто разрешающий сигнал (при С=1 триггер работает, при С=0 триггер отключен)
Синхронный триггер может иметь дополнительные несинхронные входы, чаще всего для «установки 0» или предустановки «установки 1».