- •1Общие сведения о составе и назначении методического обеспечения
- •1.1Место учебной дисциплины в структуре основной образовательной программы образовательного модуля. Структура методического обеспечения учебного раздела
- •1.2Цели и задачи учебного раздела образовательного модуля. Формируемые компетенции
- •1.3Требования к результатам освоения учебного раздела образовательного модуля
- •2Теоретическая часть. Конспект лекций и методический материал для подготовки к лабораторным занятиям
- •2.1Интегральные устройства на основе цифровой электроники
- •2.1.1Предназначение и классификация программируемых логических интегральных схем (плис).
- •2.1.2Архитектуры плис.
- •2.1.3Основные характеристики плис.
- •2.1.4Проектирование плис с помощью графического редактора сапр Quartus II Web Edition и библиотека элементов сапр
- •2.1.5Иерархическое проектирование.
- •2.1.6Логические элементы
- •2.1.7Элементы с 3-м состоянием
- •2.1.8Триггеры d, t, rs, jk
- •2.1.9Счетчик Lpm-counter
- •2.1.10Временной дикриминатор
- •2.1.11Мультиплексор Lpm_mux
- •2.1.12Дешифратор Lpm_decode
- •2.1.13 Умножитель частоты altpll и последовательно-параллельный преобразователь altlvds
- •2.1.14 Регистр параллельный Lpm_ff и регистр сдвига Lpm_shiftreg
- •2.1.15Цифровые запоминающие устройства
- •2.1.16Оперативные запоминающие устройства (озу)
- •2.1.17Постоянные запоминающие устройства (пзу)
- •2.1.18 Flash-память
- •2.1.19Статическое озу Lpm_ram_io с совмещенным входом выходом данных, Lpm_ram_dq с раздельным входом и выходом данных, буфер fifo dcfifo
- •2.1.20Функциональные устройства цифровой электроники
- •3Лабораторный практикум
- •3.1Лабораторная работа №1. Моделирование и анализ работы цап в сапр «Multisim»
- •3.2Лабораторная работа №2. Моделирование и анализ работы ацп мгновенных значений напряжения, построенного по замкнутой схеме, в сапр «Multisim»
- •3.3Лабораторная работа №3. Проектирование цифровой электроники на основе логических элементов и триггеров в сапр Quartus II Web Edition
- •3.4Лабораторная работа №4. Проектирование цифровой электроники на основе цифровых счетчиков.
- •3.5Лабораторная работа №5. Иерархическое проектирование в сапр Quartus II Web Edition
- •3.6Лабораторная работа №6. Проектирование цифровой электроники на основе цифровых коммутаторов и преобразователей частоты
- •3.7Лабораторная работа №7. Проектирование цифровой электроники на основе элементов памяти
- •3.8Лабораторная работа №8. Проектирование устройства преобразования последовательного кода в параллельный
- •3.9Лабораторная работа №9. Проектирование устройства буферизации данных
- •4Подготовка к экзамену
- •Список рекомендованных источников
2.1.5Иерархическое проектирование.
САПР Quartus II позволяет строить иерархию функциональных элементов проекта за счет создания макросимволов. На нижнем уровне иерархии создается функциональный блок из библиотечных элементов. Когда блок создан и верифицирован, можно создать для него символ. Входы и выходы блока становятся входами и выходами символа. Технически это осуществляется выбором в САПР меню File/Create/Create Symbol Files for Current File. Далее строится следующий блок иерархии и т.д. Когда все блоки построены, их можно использовать несколько раз в проекте верхнего уровня иерархии. Проектирование такой последовательности действий обычно называют восходящим. Но пользуясь этими же возможностями можно организовать и нисходящее проектирование, когда верхний уровень иерархии проектируется в первую очередь, а затем исходя из функциональных потребностей символов проектируются блоки нижней иерархии.
2.1.6Логические элементы
На рис. 4.16 изображены логические элементы Quartus II, которые относятся к примитивам.
Рис. 4.15 Логические элементы Quartus II: И, ИЛИ, исключающее ИЛИ
Элементы можно дополнить функцией инверсии на выходе элемента, она обозначается «кружочком». Также возможен отдельный инвертор рис. 4.16.
Рис. 4.16 Логические элементы Quartus II: И-НЕ, НЕ
На основе логических элементов часто строятся логические преобразователи, например, дешифраторы. Обобщая можно сказать, что осуществляется переход от N параллельных логических состояний к M состояниям. Переход осуществляется согласно таблице истинности.
Прежде всего, необходимо знать таблицу истинности базовых логических функций:
Функция И
F=A&B;
Таблица истинности И
A |
B |
F |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
1 |
0 |
1 |
1 |
1 |
Функция ИЛИ
F=A|B;
Таблица истинности ИЛИ
A |
B |
F |
0 |
0 |
0 |
1 |
0 |
1 |
0 |
1 |
1 |
1 |
1 |
1 |
Функция исключающее ИЛИ
F=A^B;
Таблица истинности искл. ИЛИ
A |
B |
F |
0 |
0 |
0 |
1 |
0 |
0 |
0 |
1 |
0 |
1 |
1 |
1 |
Причина необходимости базовых функций состоит в том, что в инженерной практике чаще требуется оперативное простое решение проектирования цифровых устройств. Сложные логические зависимости, как правило, автоматизированы. Аналитическое решение сложных логических зависимостей возможно, но требует достаточно много времени.
2.1.7Элементы с 3-м состоянием
Часто требуется отключить на определенное время выход функционального блока. Для этого требуется третье высокоимпедансное логическое состояние (его также называют Z-состоянием). В Quartus II для этой цели можно использовать элементы с 3-м состоянием. Один их вариантов этого элемента приведен на рис. 4.17.
Рис. 4.17 8-разрядный буферный элемент Quartus II с 3-м состоянием
Одним из применений элемента с 3-м состоянием является двунаправленная передача данных на шине (совокупности логических линий). Это используется, например, в микросхемах и элементах памяти.
