3.6Лабораторная работа №6. Проектирование цифровой электроники на основе цифровых коммутаторов и преобразователей частоты

Цель работы - изучение функциональных особенностей мультиплексора Lpm_mux, дешифратора Lpm_decode, умножителя частоты altpll и последовательно-параллельного преобразователя altlvds.

Порядок выполнения работы

1. Изучить теоретический материал из раздела мультиплексоры, дешифраторы, умножители частоты и последовательно-паралельные преобразователи конспекта лекций.

2. Последовательно доказать работоспособность следующих элементов Quartus II: Lpm_mux, LPM-decode, LPM-bustri, altpll, altlvds за счет построения проектов тестирования.

3. Провести верификацию проектов тестирования элементов согласно типовому процессу проектирования.

4. Зафиксировать временные диаграммы тестирования элементов, полученные при верификации и поместить в электронный отчет, созданный средствами Microsoft Office.

5. Изучить принцип действия тестируемых элементов и подготовить ответы на контрольные вопросы.

Контрольные вопросы

1. Как создать символ блока на текущий проект САПР ?

2. Какова последовательность создания иерархических блоков, присвоения им имен и верификации ?

3. Зачем необходимы параметры в иерархических блоках ?

4. Как определить задержку между импульсами на временной диаграмме ?

5. Как использовать константы в иерархических блоках ?

6. Как определить скорость движения объекта, если известно изменение частоты следования импульсов измерителя дальности и скорости ?

3.7Лабораторная работа №7. Проектирование цифровой электроники на основе элементов памяти

Цель работы - изучение функциональных особенностей буфера FIFO dcfifo, регистра параллельного Lpm_ff, регистра сдвига Lpm_shiftreg, статического ОЗУ Lpm_ram_dq с раздельным входом и выходом данных и Lpm_ram_io с совмещенным входом выходом данных.

Порядок выполнения работы

1. Изучить теоретический материал из раздела регистры, регистры сдвига, статическое ОЗУ конспекта лекций.

2. Последовательно доказать работоспособность следующих элементов Quartus II: FIFO dcfifo, Lpm_ff, Lpm_shiftreg за счет построения проектов тестирования.

3. Провести верификацию проектов тестирования элементов согласно типовому процессу проектирования.

4. Зафиксировать временные диаграммы тестирования элементов, полученные при верификации и поместить в электронный отчет, созданный средствами Microsoft Office.

5. Разработать функциональный блок поочередной записи данных в два элемента пямяти Lpm_ram_dq и Lpm_ram_io. Данные должны поступать на входную 8 разрядную шину данных блока и далее распределяться в элементы памяти по 10 байт.

6. Провести верификацию проекта тестирования записи данных в элементы памяти согласно типовому процессу проектирования.

7. Зафиксировать временные диаграммы тестирования, полученные при верификации и поместить в электронный отчет, созданный средствами Microsoft Office.

8. Изучить принцип действия тестируемых элементов и подготовить ответы на контрольные вопросы.

Контрольные вопросы

1. В чем отличие ОЗУ Lpm_ram_dq и Lpm_ram_io с точки зрения применения устройств ?

2. Изложить назначение одного из выводов буфера FIFO dcfifo.

3. Как выбрать разрядность ОЗУ ?

4. Изложить назначение одного из выводов счетчика Lpm_ram_dq.

5. Изложить назначение одного из выводов счетчика Lpm_ram_io.

6. Изложить назначение одного из выводов счетчика Lpm_shiftreg.

7. Изложить назначение одного из выводов счетчика Lpm_ff.

8. Можно ли заменить Lpm_ram_dq на Lpm_ram_io ?

9. Можно ли заменить dcfifo на Lpm_ram_dq ?