- •1Общие сведения о составе и назначении методического обеспечения
- •1.1Место учебной дисциплины в структуре основной образовательной программы образовательного модуля. Структура методического обеспечения учебного раздела
- •1.2Цели и задачи учебного раздела образовательного модуля. Формируемые компетенции
- •1.3Требования к результатам освоения учебного раздела образовательного модуля
- •2Теоретическая часть. Конспект лекций и методический материал для подготовки к лабораторным занятиям
- •2.1Интегральные устройства на основе цифровой электроники
- •2.1.1Предназначение и классификация программируемых логических интегральных схем (плис).
- •2.1.2Архитектуры плис.
- •2.1.3Основные характеристики плис.
- •2.1.4Проектирование плис с помощью графического редактора сапр Quartus II Web Edition и библиотека элементов сапр
- •2.1.5Иерархическое проектирование.
- •2.1.6Логические элементы
- •2.1.7Элементы с 3-м состоянием
- •2.1.8Триггеры d, t, rs, jk
- •2.1.9Счетчик Lpm-counter
- •2.1.10Временной дикриминатор
- •2.1.11Мультиплексор Lpm_mux
- •2.1.12Дешифратор Lpm_decode
- •2.1.13 Умножитель частоты altpll и последовательно-параллельный преобразователь altlvds
- •2.1.14 Регистр параллельный Lpm_ff и регистр сдвига Lpm_shiftreg
- •2.1.15Цифровые запоминающие устройства
- •2.1.16Оперативные запоминающие устройства (озу)
- •2.1.17Постоянные запоминающие устройства (пзу)
- •2.1.18 Flash-память
- •2.1.19Статическое озу Lpm_ram_io с совмещенным входом выходом данных, Lpm_ram_dq с раздельным входом и выходом данных, буфер fifo dcfifo
- •2.1.20Функциональные устройства цифровой электроники
- •3Лабораторный практикум
- •3.1Лабораторная работа №1. Моделирование и анализ работы цап в сапр «Multisim»
- •3.2Лабораторная работа №2. Моделирование и анализ работы ацп мгновенных значений напряжения, построенного по замкнутой схеме, в сапр «Multisim»
- •3.3Лабораторная работа №3. Проектирование цифровой электроники на основе логических элементов и триггеров в сапр Quartus II Web Edition
- •3.4Лабораторная работа №4. Проектирование цифровой электроники на основе цифровых счетчиков.
- •3.5Лабораторная работа №5. Иерархическое проектирование в сапр Quartus II Web Edition
- •3.6Лабораторная работа №6. Проектирование цифровой электроники на основе цифровых коммутаторов и преобразователей частоты
- •3.7Лабораторная работа №7. Проектирование цифровой электроники на основе элементов памяти
- •3.8Лабораторная работа №8. Проектирование устройства преобразования последовательного кода в параллельный
- •3.9Лабораторная работа №9. Проектирование устройства буферизации данных
- •4Подготовка к экзамену
- •Список рекомендованных источников
3.8Лабораторная работа №8. Проектирование устройства преобразования последовательного кода в параллельный
Цель работы - проектирование устройств с синхронизацией по 1-му и 2-м фронтам.
Порядок выполнения работы
Изучить теоретический материал из раздела регистры, регистры сдвига, статическое ОЗУ конспекта лекций.
Построить устройство преобразования последовательного кода в параллельный с синхронизацией по двум фронтам с использванием Lpm_shiftreg.
Провести верификацию проекта преобразования последовательного кода в параллельный согласно типовому процессу проектирования.
Зафиксировать временные диаграммы, полученные при верификации и поместить в электронный отчет, созданный средствами Microsoft Office.
Постройте проект функционально совпадающий с данным, но на основе мегафункции altlvds. Покажите проект преподавателю.
Изучить принцип действия тестируемых элементов и подготовить ответы на контрольные вопросы.
Контрольные вопросы
Как преобразовать последовательный код в параллельный ?
Как преобразовать параллельный код в последовательный?
Почему нельзя работать с регистром сдвига по 2-м фронтам ?
Назовите способ синхронизации преобразования последовательного кода в параллельный.
Изобразите схему синхронизации последовательного кода при преобразовании параллельного кода в последовательный.
Почему использование altlvds при преобразовании последовательного кода в параллельный имеет ограничение по количеству преобразователей.
3.9Лабораторная работа №9. Проектирование устройства буферизации данных
Цель работы – проектирование памяти FIFO dcfifo с асинхронной записью и асинхронным чтением, со скоростью превыщающей и меньше скорости записи.
Порядок выполнения работы
Изучить теоретический материал из раздела последовательная память конспекта лекций.
Построить устройство записи данных в буфер FIFO с асинхронной записью и асинхронным чтением, со скоростью превыщающей и меньше скорости записи (рис. 3.9.1).
Провести верификацию проекта согласно типовому процессу проектирования.
Зафиксировать временные диаграммы, полученные при верификации и поместить в электронный отчет, созданный средствами Microsoft Office.
Изучить принцип действия тестируемых элементов и подготовить ответы на контрольные вопросы.
Рис. 3.9.1 Устройство записи данных в буфер FIFO
Контрольные вопросы
Изложить назначение одного из выводов памяти FIFO dcfifo.
Какая запись и чтение в памяти называется асинхронной ?
Зачем необходима разная скорость чтения и записи памяти FIFO ?
Какую роль играют компараторы в устройстве буферизации данных ?
Как рассчитать объем памяти, если известна скорость чтения и записи ?
Какова задержка данных при записи в память FIFO ?
Можно ли читать и записывать в память FIFO одновременно ?
4Подготовка к экзамену
Основными компонентами, используемыми для успешной сдачи экзамена, являются:
выполнение лабораторных работ;
защита лабораторных работ;
Для успешной сдачи экзамена необходимо изучение конспекта лекций, рекомендованной учебной, нормативной и др. литературы, Интернет-ресурсов, указанных в списке рекомендованных источников; повторение изученного материала по вопросам (билетам) к экзамену, закрепление навыков выполнения заданий по материалам лабораторных занятий.
Вопросы на экзамен
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
|
Мультиплексор Lpm_mux. Дешифратор Lpm_decode. Умножитель частоты altpll и последовательно-параллельный преобразователь altlvds. |
|
|
|
|
|