2.1.19Статическое озу Lpm_ram_io с совмещенным входом выходом данных, Lpm_ram_dq с раздельным входом и выходом данных, буфер fifo dcfifo

Память ОЗУ Lpm_ram_dq (рис. 4.109) с раздельным входом и выходом является оптимальной по обмену данными. Разделение входа и выхода приводят к параллельной установке данных на шинах ОЗУ, т.е. Lpm_ram_dq может работать на запись и чтение одновременно. Платой за такую возможность является двойной объем используемых ресурсов ПЛИС (если используется внутренняя память семейства ПЛИС Cyclone, то количество ячеек требуется в 2 раза больше объема ОЗУ).

Кроме естественных входов и выхода ОЗУ Lpm_ram_dq – data, address, q назначение выводов следующие:

clock – тактовый вход, по фронту которого происходит запись и/или чтение данных ОЗУ;

wren – вход разрешения записи, при единице на этом входе данные с входа data записываются по адресу на шине address.

Рис. 4.109. Статическое ОЗУ Lpm_ram_dq

Рис. 4.110. Статическое ОЗУ Lpm_ram_io

Память ОЗУ Lpm_ram_io (рис. 4.110) с совмещенным входом и выходом является сокращает количество используемых шин. Совмещение входа и выхода приводят к последовательной установке данных на шине dio ОЗУ, т.е. Lpm_ram_io не может работать на запись и чтение одновременно. Платой за такую сокращение используемых шин является уменьшение скорости обмена. Поскольку теперь параллелная запись и чтение невозможно, ресурсы ПЛИС используются рационально.

Кроме естественных входов и выхода ОЗУ Lpm_ram_io – address, dio назначение выводов следующие:

inclock – тактовый вход, по фронту которого происходит запись данных в ОЗУ;

outclock – тактовый вход, по фронту которого происходит чтение данных из ОЗУ;

we – вход разрешения записи, при единице на этом входе данные с входа data записываются по адресу на шине address;

outenab – поскольку шина dio двунаправленная, при чтении данных из ОЗУ данный вход переводит выход шины в активное состояние, но другие выходы на шине не должны этому препятствовать, например, выход источника записи данных в ОЗУ, а при записи данных данный вход должен быть нулевой, тогда выход шины dio будет находиться в третьем высокоимпедансном состоянии;

memenab – вход включения/выключения ОЗУ (единица – ОЗУ активно).

Рис. 4.111. Статическое ОЗУ-буфер FIFO dcfifo

Память ОЗУ dcfifo (рис. 4.111) является памятью с последовательным доступом. Такое ОЗУ не имеет шины адреса, адрес изменяется автоматически при записи и чтении. Адрес не доступен пользователю, да и не нужен. Вместо него используются выходные шины количества записанных и доступных для чтения данных (единица памяти word - слово).

Кроме естественных входа и выхода ОЗУ dcfifo – data, q назначение выводов следующие:

wrclk – тактовый вход, по фронту которого происходит запись данных в ОЗУ;

rdclk – тактовый вход, по фронту которого происходит чтение данных из ОЗУ;

wrreq – вход разрешения записи;

rdreq – вход разрешения чтения;

wrusedw – шина количества записанных данных, если данные читаются количество данных на шине уменьшается, но с определенной задержкой;

rdusedw – шина количества доступных для чтения данных, если данные записываются количество данных на шине увеличивается, но с определенной задержкой;

wrfull – выход-индикатор переполнения ОЗУ на запись;

rdfull – выход-индикатор переполнения ОЗУ на чтение;

wrempty – выход-индикатор очистки ОЗУ для записи;

rdempty – выход-индикатор очистки ОЗУ для чтения.

Задержка между записью и чтением регулируется при настройке ОЗУ, но она не может быть нулевой, отсюда разное изменение выходов-индикаторов и шин количества данных.