25 Двоично-десятичные сумматоры

Эти сумматоры выполняют действия над десятичными цифрами, раз­ряды которых закодированы двоичными тетрадами. Если при первичном сум­мировании тетрад результат не превышает число 9, то коррекция не нужна. Во всех остальных случаях она необходима. Если при первичном суммировании тетрад результат находится в пре­делах 10... 15, то сигнал переноса не вырабатывается, а полученная тетрада результата не является двоично-десятичной. В этом случае коррекция заклю­чается в выработке сигнала переноса и одновременном уменьшении результата на 10. Вычитание из результата числа 10 можно заменить операцией прибав­ления к нему дополнительного кода числа 10, имеющим двоичное представле­ние 0110, соответствующее числу 6. Таким образом в данном случае к резуль­тату нужно прибавить корректирующую поправку 6 и обеспечить сигнал пере­носа в старшую тетраду.

Если при первичном суммировании результат превысит число 15, то вы­рабатывается сигнал переноса в старшую тетраду, цена которого равна 16. По­скольку для двоично-десятичных чисел цена переноса равна 10, то к получен­ному результату необходимо прибавить число 6.

Схема двоично-десятичной тетрады показана на рис. 15.14. Она содержит сумматоры 1 и 2 и цепи коррекции. Сумматор 1 осуществляет первичное сло­жение двоично-десятичных тетрад a₃a₂a₁a₀ и b₃b₂b₁b₀. Коррекция ре­зультата первичного суммирования осуществляется сумматором 2, на одни входы которого подается первичное значение суммы, а на другие - коррек­тирующая поправка 0110. При результате 10 и 11, полученном в сумматоре 1, единица переноса в старшую тетраду c₁ = l образуется на выходе схемы ИЛИ благодаря конъюнктору И2, а при результате 12 и 13-благодаря конъюнктору И1. В образовании переноса c₁ = l при результатах первичного суммирования, равных 14 и 15, участвуют оба конъюнктора, а при результатах, превышаю­щих число 15, в качестве переноса с₁ используется перенос с выхода переноса с₄ сумматора 1. Во всех этих случаях на входы b₃b₂b₁b₀ сумматора 2 по­ступает корректирующая поправка 0110. Из рис. 15.14 видно, что младший разряд s₀ сумматора 1 передается на вход младшего разряда сумматора 2 без изменения (т.к b₀ =0), поэтому сумматор 2 может быть 3-разрядным.

26.АЛУ

27. Схема сравнения на равенство

28. Схема сравнения на больше

29. Контроль по чётности

30. Классификация полупроводниковых бис зу

Запоминающие устройства (ЗУ) предназначены для хранения, записи и выдачи информации, необходимой для решения задач на ЭВМ. Записываемая, хранимая и считываемая информация представляется в виде слов или слогов в двоичном коде. Каждое слово (слог) располагается в ячейке памяти (ЯП), состоящей из элементов памяти (ЭП). Число ЭП в ЯП определяет разрядность ЯП и разрядность записываемого в неё слова. Конструктивно ЯП объединяются в устройство, называемое блоком памяти.

В современных ЭВМ можно выделить устройства внутренней, внешней и буферной памяти.

Устройства внутренней памяти непосредственно участвуют в процессе преобразования информации, обмениваясь данными с процессором ЭВМ и вычислительной системой.

Внешняя память хранит большие массивы информации в течение длительного времени и обменивается данными с внутренней памятью.

Буферные ЗУ предназначены для промежуточного хранения данных при обмене между внешней и внутренней памятью.

По функциональному назначению БИС ЗУ делят на постоянные (ПЗУ) и оперативные (ОЗУ).

ПЗУ предназначены для хранения данных, однократно фиксируемых при изготовлении (неизменяемых программ, констант и т.п.). Основными требованиями, предъявляемыми к ПЗУ, являются неразрушающее считывание и энергонезависимость хранения информации.

ОЗУ относятся к внутренней памяти, служат для хранения переменных данных и программ в процессе текущих вычислений. В обычных ОЗУ информация разрушается после отключения питания, хотя существуют БИС энергонезависимых ОЗУ.

По технологии изготовления (типу элемента памяти) БИС ЗУ делятся на биполярные, использующие схемотехнику ТТЛ, ТТЛШ, ЭСЛ, И²Л, и униполярные на основе МДП - технологии, использующей структуры р-МДП, n-МДП, КМДП. Новейшими разработками являются ЗУ на основе арсенида галлия, у которых ЭП выполнены на основе полевых транзисторов с барьером Шотки.

По способу хранения информации БИС ЗУ делятся на статические и динамические.

В статических ЗУ применяются бистабильные триггерные элементы. Они управляются потенциальными сигналами и считывание информации происходит без ее разрушения.

В динамических ЗУ для хранения информации используются запоминающие конденсаторы или междуэлектродные ёмкости транзисторов, в которых информация храниться в виде заряда. За счёт токов утечки заряд на конденсаторе с течением времени уменьшается, поэтому его необходимо периодически восстанавливать путём подзарядки. Этот процесс носит название регенерации.

По способу размещения и поиска информации различают БИС ЗУ адресные и безадресные.

В адресных ЗУ поиск информации производиться по номеру (адресу) ячеек памяти, в которых она размещается. Адресные ЗУ бывают с произвольным обращением (произвольной выборкой), когда допустим любой порядок выборки адресов, и с последовательным обращением (последовательной выборкой), когда выбор ЯП возможен только в порядке возрастания или убывания адресов.

Среди безадресных ЗУ можно выделить ЗУ типа "очередь", стековые или магазинные и ассоциативные ЗУ. В ЗУ типа "очередь" считывание информации производится в том же порядке, в котором она была записана (FIFO - первый вошёл, первый вышел ). В ЗУ типа стек (LIFO - последним зашёл, первым вышел) считывание информации производится в порядке, обратном тому, в котором она была записана. В ассоциативных ЗУ поиск информации осуществляется по значению признака поиска, харатеризующего информацию, т.е. по её содержанию.