Заключение

Синтезирован делитель частоты с переменной скважностью выходного сигнала на базе RS-триггера. Требования технического задания выполнены. Проектирование выполнено в заданном логическом базисе с использованием RS-триггера как базового.

Буферный элемент успешно обеспечивает заданное в техническом задании быстродействие tфр=3ns, максимальная рабочая частота устройства f = 132 МГц.

Топологическое проектирование выполнено успешно, в ходе аналитических расчётов вычислена максимальная длина межсоединения – 130 um, влиянием межсоединений на работу устройства в некоторых узлах пренебречь нельзя.

Список используемой литературы

1. Цифровая схемотехника. Угрюмов Е.П. 2004 г.

2. Проектирование схем в программе Schematics системы OrCAD. Гуминов Н.В., А.А. Миндеева 2007 г.

3. Методические указания к выполнению курсового проекта по курсу "Микросхемотехника ЦИС"

4. Интегральные схемы на КМОП-транзисторах. В.В.Ракитин, Москва 2007 г.

24