лаб_4_сумматор / отчет_лаб_4_Ознакомление с устройством и принципами
.docxМИНИСТЕРСТВО ВЫСШЕГО ОБРАЗОВАНИЯ И НАУКИ РОССИЙСКОЙ ФЕДЕРАЦИИ
ФЕДЕРАЛЬНОЕ ГОСУДАРСТВЕННОЕ БЮДЖЕТНОЕ ОБРАЗОВАТЕЛЬНОЕ УЧРЕЖДЕНИЕ
ВЫСШЕГО ОБРАЗОВАНИЯ
«МАГНИТОГОРСКИЙ ГОСУДАРСТВЕННЫЙ ТЕХНИЧЕСКИЙ УНИВЕРСИТЕТ ИМ. Г.И. НОСОВА»
Кафедра автоматизированного электропривода и мехатроники
Лабораторная работа № 4
Ознакомление с устройством и принципами
действия арифметического сумматора
Вариант – 1
Выполнил:
Проверил:
Магнитогорск, 2020
Цель работы: ознакомление с устройством и принципами действия функционирования арифметического сумматора.
Рисунок 1 – Схема полусумматора и его обозначение.
Таблица 1 – таблица истинности полусумматора.
|
A |
B |
S |
C |
|
0 |
0 |
0 |
0 |
|
0 |
1 |
1 |
0 |
|
1 |
0 |
1 |
0 |
|
1 |
1 |
0 |
1 |
Рисунок 2– Схема полусумматора и его обозначение.
Таблица 1 – таблица истинности сумматора.
|
Ai |
Bi |
Ci |
Si |
Ci+1 |
|
0 |
0 |
0 |
0 |
0 |
|
0 |
0 |
1 |
1 |
0 |
|
0 |
1 |
0 |
1 |
0 |
|
0 |
1 |
1 |
0 |
1 |
|
1 |
0 |
0 |
1 |
0 |
|
1 |
0 |
1 |
0 |
1 |
|
1 |
1 |
0 |
0 |
1 |
|
1 |
1 |
1 |
1 |
1 |
Рисунок 3 – Схема 4-разрядного сумматора.
1) Что такое полусумматор и сумматор? В чем их отличия?
Полусумматор – комбинационное логическое устройство, имеющее два входа и два выхода, реализующее операцию суммирования без учета переноса данных из соседнего младшего разряда.
Полусумматор используется для построения двоичных сумматоров. Полусумматор позволяет вычислять сумму A+B, где A и B – разряды двоичного числа, при этом результатом будут два бита S, C, где S – бит суммы, а C – бит переноса.
Сумматор – логическое комбинационное устройство, выполняющее операцию арифметического сложения двоичных чисел.
При построении схемы сумматор удобно представить в виде двух полусумматоров, из которых первый суммирует разряды Аi и Вi, а второй к полученному результату прибавляет бит переноса Ci.
Полусумматор отличается от полного сумматора тем, что не имеет входа переноса из предыдущего разряда
2) Какие логические элементы используются для построения полусумматора и какие выходные сигналы формирует каждый элемент? (???)
Перенос происходит с помощью функции И, а выработка сигнала суммы (функция неравнозначности) выполняется элементом ИСКЛЮЧАЮЩЕЕ ИЛИ
XOR – исключающее или; S
AND – и; C
3) Каким образом соединить сумматоры для увеличения разрядности?
Сигнал с выхода переноса сумматора Ci , обрабатывающего младшие разряды, подать на вход переноса сумматора, обрабатывающего старшие разряды C0
Помимо выходных разрядов суммы и выхода переноса, сумматоры имеют вход расширения (другое название - вход переноса) С для объединения нескольких сумматоров с целью увеличения разрядности. Если на этот вход приходит единица, то выходная сумма увеличивается на единицу, если же приходит нуль, то выходная сумма не увеличивается. Если используется одна микросхема сумматора, то на ее вход расширения С необходимо подать нуль.
4) Что определяет быстродействие работы многоразрядного сумматора?
Задержка передачи сигнала переноса от младшего разряда к старшему.
5) Какие способы повышения быстродействия многоразрядного сумматора вы знаете?
Параллельное суммирование с последовательным переносом