- •Вопросы к экзамену по дисциплине «программируемые цифровые устройства»
- •История появления микросхем программируемых цифровых устройств. Предшественники плис.
- •Микросхемы типа программируемая логическая матрица. Их основные параметры. Упрощенная схема.
- •Микросхемы типа программируемая матричная логика. Их основные параметры.
- •Функциональные разновидности плм и пмл.
- •Базовые матричные кристаллы. Их характеристики. Полузаказные и заказные ис.
- •Понятие эквивалентного вентиля цифровой схемы.
- •Базовая ячейка бмк.
- •Микросхемы типа «система на кристалле» (SoC).
- •Современные плис. Их разновидности, основные применения.
- •Программируемые цифровые устройства – микропроцессоры и плис. Их характерные особенности и отличия.
- •Память конфигурации плис, питание современных плис.
- •Сложные программируемые логические устройства. Обобщенная структура плис типа cpld.
- •Функциональные блоки плис типа cpld.
- •Программируемая матрица соединений плис типа cpld.
- •Матрица распределения термов плис типа cpld.
- •Макроячейка плис типа cpld.
- •Программируемые пользователем вентильные матрицы – плис типа fpga.
- •Функциональный блок плис типа fpga.
- •Блоки ввода-вывода плис типа fpga.
- •Система межсоединений плис типа fpga.
- •Плис с комбинированной архитектурой.
- •Современные направления развития плис.
- •Методы описания поведения цифровых схем. &&&
- •Язык описания схем vhdl, основные понятия.
- •Структура программы. Ход выполнения проекта на языке vhdl.
- •Ключевые слова и пользовательские идентификаторы языка vhdl.
- •Синтаксис объявления объекта на языке vhdl.
- •Состав архитектуры объекта на языке vhdl.
- •Типы данных языка vhdl – предопределенные и определяемые пользователем.
- •Скалярные и составные типы языка vhdl.
- •Скалярные типы языка vhdl. Атрибуты скалярных типов.
- •Физические типы языка vhdl. Атрибуты физических типов.
- •Преобразование скалярных типов языка vhdl.
- •Перечислимые типы языка vhdl.
- •Понятия базового типа и подтипа языка vhdl.
- •Составные типы. Массивы. Размерность массива.
- •Задание начальных значений массиву на языке vhdl. Ассоциирование.
- •Задание начальных значений массиву на языке vhdl. Агрегаты.
- •Атрибуты данных типа массив языка vhdl.
- •Массивы неограниченной длины на языке vhdl.
- •Предопределенные типы массивов языка vhdl. Битовые векторы и строки.
- •Операции над массивами на языке vhdl. Фрагменты массивов.
- •Записи, их описание, присвоение значений на языке vhdl.
- •Указательные типы данных языка vhdl.
- •Основные операторы языка vhdl.
- •Оператор условия языка vhdl. Пустой оператор.
- •Оператор case языка vhdl.
- •Циклы. Оператор Loop языка vhdl.
- •Циклы с условием. Оператор цикла while языка vhdl.
- •Операторы управления сбором информации о ходе моделирования языка vhdl.
- •Принцип событийного моделирования на языке vhdl.
- •Понятия сигнала, источника сигнала, временной диаграммы, порта на языке vhdl.
- •Атрибуты сигналов языка vhdl.
- •Различие между сигналами и переменными языка vhdl.
- •Разрешение неоднозначности установления сигнала на языке vhdl.
- •Процессы, их описание на языке vhdl. Список чувствительности.
- •Виды задержек и их описание на языке vhdl.
- •Оператор ожидания wait языка vhdl.
- •Компоненты. Декларация компонента на языке vhdl.
- •Структурное описание объекта моделирования на языке vhdl.
- •Описание переменных и констант на языке vhdl. Литералы.
- •Библиотеки, их описание на языке vhdl.
- •Пакеты, их описание на языке vhdl.
- •Оператор генерации generate языка vhdl.
- •Задание конфигурации компонентов на языке vhdl. Конфигурационная спецификация и конфигурационная декларация.
- •Задание конфигурации компонентов на языке vhdl. Правила связывания по умолчанию.
- •Описание переменных и констант на языке vhdl.
- •Последовательные операторы языка vhdl.
- •Синхронные и асинхронные процессы и их описание на языке vhdl.
- •Способы описания комбинационной логики на языке vhdl.
- •Описание триггерных схем на языке vhdl.
- •Описание регистровых схем на языке vhdl.
- •Вычисляемые сигналы языка vhdl.
- •История появления микросхем программируемых цифровых устройств. Предшественники плис.
- •Микросхемы типа программируемая логическая матрица. Их основные параметры. Упрощенная схема.
Принцип событийного моделирования на языке vhdl.
Событийное моделирование - моделирование последовательности событий, при котором обращения к модели любого компонента исследуемой системы происходят только тогда, когда на входах этого компонента происходит событие (изменение входных переменных).
В VHDL принцип событийного моделирования наиболее эффективный по быстродействию. Его суть состоит в следующем:
время в моделях представляется дискретным и может задаваться в диапазоне натуральных единиц времени от фемтосекунды (10-15 с) до часа;
приращение времени на каждом шаге моделирования - величина переменная, равная интервалу времени между двумя последующими событиями (событием называется любое изменение одного из сигналов в схеме).
Понятия сигнала, источника сигнала, временной диаграммы, порта на языке vhdl.
Сигналы являются абстрактным представлением модели состояния проводников цифровых устройств. Сигнал – это электрическое соединение, провод или шина. Сигнал имеет некоторое значение, которое ему присваивается. Но в отличие от переменной сигнал характеризуется моментом модельного времени, в котором сигнал имеет данное значение.
Сигнал – запись, состоящая из 2-х полей: момент времени и значение сигнала в этот момент.
Последовательные значения, привязанные к моменту модельного времени на некотором временном интервале формируют временную диаграмму – wave form.
Результат воздействия выражения с задержкой:
Y<=I0 and I1 after 1ps;
Изменение сигнала в некоторый момент моделирования называется событием.
Драйвер (driver) — источник сигнала.
Входы и выходы проектируемой схемы называют портами - специальные программные объекты, являющиеся сигналами, а не переменными.
Port(I0:in std_logic)
I0-сигнал
Атрибуты сигналов языка vhdl.
Атрибуты — скаляры, отражающие некоторые свойства объектов, используемых в программных модулях (типов, переменных, агрегатов). Атрибуты сигнала используются для представления временных свойств сигнала. Атрибуту присваивается имя и тип, имя используется как обычная переменная в выражениях того типа, который присвоен атрибуту.
Атрибуты сигналов используются для получения информации о событиях, которые происходят с сигналами. Обращение к атрибутам имеет следующий синтаксис: signal_name' attribute_name
Обратим особое внимание на атрибуты (delayed, stable, quiet, transaction), значениями которых являются сигналы. Эти атрибуты создают новые сигналы в модели.
Перечень предопределенных в языке VHDL атрибутов сигналов (где s — имя сигнала):
S'delayed(T) - Сигнал, имеет то же значение, что и S, но задержанное на время Т (если значение задержки не задано, то принимается дельта-задержка)
S'stable(T) - Сигнал, имеет значение true, если в течение времени Т сигнал не изменялся
S'quiet(T) - Сигнал, имеет значение true, если в течение времени Т к сигналу не было обращений
S
'transaction
- Сигнал типа bit, переключается из "0"
в "1" (или, наоборот) при каждом
обращении к S
S'event - Принимает значение true, если в текущем цикле моделирования происходило изменение сигнала
S'active - Принимает значение true, если в текущем цикле моделирования есть обращение к этому сигналу
S' last_event - Интервал времени, прошедший с последнего изменения сигнала
S' last_active - Интервал времени, прошедший с последнего обращения к этому сигналу
S' last_value - Предыдущее значение сигнала
