Передача логических уровней транзисторами разных типов

Транзистор	Передача логических уровней
	“0”	“1”
n-МДП p-МДП	без искажения с искажением	с искажением без искажения

Включая параллельно n- и р-канальные МДП транзисторы (объединяя их свойства), получим схему с идеальной передачей амплитуды логических сигналов со входа на выход под воздействием управляющих сигналов (рис.6.1,в). Заметим, что эти транзисторы управляются парафазными импульсами  и (рис.6.1,г). Такую КМДП-схему часто называют проходным ключом, ПК (transmission gate). В зарубежной литературе используются также два условных обозначения ПК, которые показаны на рис.6.1,д,е.

Итак, если  = “0”, оба транзистора закрыты независимо от значения входного сигнала. Если же  = “1”, оба транзистора открываются и пропускают входной сигнал на выход (логический ноль и ло­гическую единицу). При этом сопротивление ПК слабо зависит от величины входного сигнала (рис.6.2). Ток в открытом ПК может протекать в любом направлении. Сопротивление между входом и выходом в открытом состоянии ключа достаточно сильно зависит от температуры подложки (причем с ростом температуры сопротивление растет (рис.6.3)), а также разности потенциалов между: входом (истоком или стоком) и подложкой; затвором и подложкой.

В технологии КМДП схем с р-карманом чувствительность n-канального транзистора к изменению смещения подложки обычно выше, чем р-канально-го. Для снижения этого влияния на сопротивление n-МДП можно использовать схему, изображенную на рис.6.4. В этой схеме потенциал подложки изменяется от величины входного потенциала до напряжения 0 В.

Передающий ключ иногда называют аналоговым ключом из-за его способности пропускать или блокировать аналоговые сигналы. ПК - один из важных элементов цифровых синхронных КМДП схем. С его помощью можно упростить логические схемы, их топологию, уменьшить площадь кристалла по сравнению с традиционными вариантами воплощения, реализовать “Монтажные И или ИЛИ узлы”. Наиболее эффективно эти преимущества реализуются для мультиплексирования и хранения информации.

Важной особенностью ПК является управление парафазными тактовыми импульсами (ТИ), получаемыми, например, с помощью простого инвертора. Однако такое решение в некоторых случаях может привести к опасности ложного срабатывания. Действительно, задержка между прямым и инверсным тактовыми импульсами приводит к искажению передающих свойств ключа. Поэтому для правильной работы схемы время фронта и среза ТИ должны быть минимальными.

Дополнительные меры предосторожности следует использовать при объединении выходов двух ПК (рис.6.5), управляемых сигналами противоположной полярности. Небольшое несовпадение тактовых импульсов может привести, например, к одновременному открытию обоих ПК и появлению неопреде-ленного (метастабильного) состояния на выходе.

Цифровые схемы с использованием проходных ключей

ПК позволяет существенно уменьшить число элементов при построении мультиплексора. Любое число сигналов можно переключить (мультиплексировать) на общую выходную шину с использованием одного ПК на каждый вход (рис.6.6). В традиционной МДП технике (рис.6.7) для этих же целей требуется в два раза больше транзисторов. При одинаковых размерах транзисторов вторая схема имеет меньшее быстродействие, поскольку в ней используется последовательное соединение транзисторов.

Кроме того, к преимуществам мультиплексора на ПК следует отнести более простую систему разводки межсоединений. С другой стороны, в таком мультиплексоре возможна ситуация, когда все сигналы завершаются одновременно, тогда напряжение на выходе схемы будут “плавать” в промежутке между 0 В и U_ИП (метастабильное состояние), что может привести к ложному срабатыванию последующих схем.

С помощью ПК можно уменьшить число транзисторов и в такой распространенной схеме, как “исключающее ИЛИ”. Один из вариантов приведен на рис.6.8.

В регистрах сдвига, счетчиках очень часто используют D-триггеры (название происходит от слова delay - задержка). Этот триггер имеет один вход D и два выхода - прямой Q и инверсный (иногда нужен только один выход). Функциональная особенность этого типа триггера состоит в том, что сигнал на выходе Q в такте (п + 1) повторяет значение входного сигнала D в предыдущем такте (п) и сохраняет (запоминает) это состояние до следующего такта. Другими словами, D-триггер задерживает на один такт информацию, существовавшую на входе D. Иногда этот триггер называют “защелкой”.

Закон функционирования D-триггера прост:

Таблица состояний в подробной и минимизированной формах представлены в табл.6.2 и 6.3 (здесь С - тактовый сигнал).

Таблица 6.2

Таблица состояний D-триггера

Такт n			Такт n+1
C	Dn	Qn		Qn+1
0 0 0 0 1 1 1	0 0 1 1 0 0 1	0 1 0 1 0 1 0		0 1 0 1 0 0 1

Таблица 6.3