Приклад синтезу універсального dv-тригера

Синтез тригерних схем розглянемо на прикладі синтезу схеми універсального DV-тригера. Цей тип тригера має синхронізуючий вхід C, на який подається сигнал синхронізації t, тому закон його функціонування задається синхронною таблицею переходів СТП (табл. 3.4). Залежно від кодування (0 або 1) активних рівнів вхідних сигналів для кожного типу тригера можна побудувати 2ⁿ варіантів синхронних таблиць переходів, де n – число вхідних змін. Так, наприклад, для універсального JK-тригера можна представити 8 варіантів СТП, для синхронного T-тригера – 4 різноманітних СТП і т.д.

Таблиця 1.3 – СТП DV-тригера					Таблиця 1.4 – СТП DV-тригера (спакована)
Q tDV	0	1	Режим роботи			Q tDV	0	1	Режим роботи
000	0	1	Зберігання			0 - -	0	1	Зберігання
001	0	1	Зберігання			100	0	1	Зберігання
010	0	1	Зберігання			101	0	0	Скидання
011	0	1	Зберігання			110	0	1	Зберігання
100	0	1	Зберігання			111	1	1	Установка 1
101	0	0	Скидання
110	0	1	Зберігання
111	1	1	Установка 1

Таблиця 1.5 – АТП для асинхронного скидання					Таблиця 1.6 – АТП для асинхронної установки1					Таблиця 1.7 – АТП (повна)
Q	0	1	Режим роботи		Q	0	1	Режим роботи		Q	0	1	Режим роботи
0	0	0	Скидання		0	1	1	Установка 1		00	-	-	Заборона
1	~	~	до СТП		1	~	~	до СТП		01	0	0	Скидання
										10	1	1	Установка 1
										11	~	~	до СТП

Для компактного запису СТП можна представити у вигляді табл. 1.4, у якій всі набори інформаційних вхідних сигналів при неактивному рівні сигналу синхронізації зведені у один рядок. Для синтезу схеми тригера проте необхідно використовувати тільки розпаковану СТП.

Крім синхронних входів D, V, C даний тригер може мати асинхронні входи установки у 0 або 1 ( та або тільки чи ). Тоді функціонування тригера, крім СТП, описується ще конкретною асинхронною таблицею переходів АТП (табл. 1.5, 1.6, або 1.7). Знак "~" в АТП означає, що за наявності неактивних рівнів сигналів на асинхронних входах, тригер функціонує згідно з СТП, тобто асинхронні входи логічно відключені. Узагальнена структурна схема DV-тригера, аналогічна схемі будь-якого однотактного тригера, показана на рис. 1.3.

У вигляді елементарного автомата вибираємо ARST на ЛЕ І-НЕ, як найбільш розповсюджений у інтегральних системах логічних елементів. Результатом синтезу схеми DV-тригера будуть функції збудження та ARST. Сигнали асинхронної установки DV-тригера у 0 (вхід ) та 1 (вхід ) подаються безпосередньо на додаткові входи ARST (рис. 1.3). Я кщо один з них приймає нульове значення, отже DV-тригер встановлюється у відповідний стан, незалежно від значень сигналів на входах D, V, C. Таким чином пріоритет асинхронних входів вище ніж синхронних. Для керування тригером по синхронних входах на асинхронні входи , мають бути подані неактивні рівні сигналів (в даному випадку – одиничні).

Для визначення функцій збудження , будується таблиця функцій збудження ТФЗ (табл. 1.8) по СТП та УТП асинхронного RS-тригера на ЛЕ І-НЕ (рис. 1.2,б). ДДНФ функцій збудження ARST, записані у числовій формі, такі:

= Ú (14, 1, 3, 5, 7, 9, 13, 15) = & (11),

= Ú (0, 2, 4, 6, 8, 10, 12, 11) = & (14).

МДНФ функцій збудження одержимо методом сумісної мiнiмiзації за допомогою діаграм Вейча (рис. 1.4):

За цими виразами вже можна побудувати схему універсального DV-тригера. Однак, щоб не застосовувати інвертор для інвертування змінної D у виразі , перетворюємо цей вираз таким чином:

Т аблиця 1.8 – ТФЗ
Q tDV	0	1
000	-1	1-
001	-1	1-
010	-1	1-
011	-1	1-
100	-1	1-
101	-1	01
110	-1	1-

111101-

Схема універсального DV-тригера з асинхронними входами , (табл. 1.7) та його умовне графічне позначення показані на рис. 1.5а,б. Послідовність перемикання в часі ЛЕ схеми DV-тригера зображується часовою діаграмою (рис. 1.5,в), з якої випливає, що даний однотактний тригер затримує розповсюдження вхідного сигналу максимум на півтакту. Для затримки на один такт використовується двотактна схема тригера (див. далі). Часова діаграма роботи DV-тригера побудована у припущенні, що фронти та затримка сигналів логічними елементами дорівнюють нулю. Вхідні сигнали перемикають тригер з приходом синхронізуючого імпульсу. Зміна сигналів на інформаційних входах D та V дозволена тільки у проміжках між синхронізуючими імпульсами.

Рис. 1.5 – Принципова (а), функціональна (б) схеми однотактного DV-тригера та часова діаграма його роботи (в)

Всі інші типи тригерів синтезуються за розглянутою методикою. Однак однотактні синхронні T- та JK-тригери (рис. 1.3), у яких є загальний зворотний зв’язок з виходу на вхід, будуть стійко працювати тільки у тому випадку, якщо синхронізуючий імпульс за тривалістю менше ніж час спрацьовування асинхронного RS-тригера. Інакше на виходах цих тригерів буде спостерігатися генерація. Оскільки тривалість синхронного сигналу в реальних схемах звичайно більше за час перемикання тригера, отже схеми синхронних однотактних T- та JK-тригерів практично не мають застосування.