3.5 Изучение принципов функционирования микропроцессоров со стековой архитектурой на примере математического сопроцессора і80х87
3.5.1 Представление действительных чисел в формате с плавающей запятой
Числа в экспоненциальном формате (научная нотация) представляются в виде:
,
где f – мантисса, е – порядок числа.
Поскольку в представлении числа участвуют два параметра f и е, такая форма записи является неоднозначной. Для устранения этой неоднозначности принято ограничивать диапазон допустимых значений мантиссы. При использовании двоичного представления целая часть мантиссы всегда будет содержать единицу, которую, следовательно, можно не хранить. Этот механизм называется использованием неявного старшего бита. Для представления знака мантиссы используется прямой код – модуль мантиссы и знаковый бит хранятся независимо. При представлении порядка используется excess – формат числа:
,
где h – характеристика числа, N – разрядность характеристики.
В математическом сопроцессоре і80х87 используются 3 формата представления чисел в формате с плавающей запятой (см. рис. 3.10). В формате расширенной точности для хранения данных отводится 80 битов (см. рис. 3.10, а), из которых 64 бита отводится на мантиссу, 15 бит – на порядок и 1 - на знак. При этом число х представляется как:
,
где s – знаковый разряд; m – разряды мантиссы. Причем в расширенном формате целая часть мантиссы, равная 1, не отбрасывается, а хранится в 63 бите.
В формате с двойной точностью для хранения данных отводится 64 бита (см. рис. 3.10,б), из которых 52 бита отводятся на мантиссу, 11 битов – на порядок и 1 – на знак. При этом число х представляется как:
.
Целая часть мантиссы в формате с двойной точностью отбрасывается.
В формате с одинарной точностью для хранения данных отводится 32 бита (см. рис. 3.10,в), из которых 23 бита отводятся на мантиссу, 8 битов – на порядок и 1 – на знак. При этом число х представляется, как:
.
Целая часть мантиссы в формате с одинарной точностью отбрасывается.
а)
б)
в)
Рисунок 3.10 – Форматы представления действительных чисел
в математическом сопроцессоре і80х87
Рассмотрим пример представления числа 7.375 при использовании формата одинарной точности: 7.375 =111.011b. Хранимая мантисса будет равна 11011b, a порядок 2+127=129=10000001b. Так как число положительное, знаковый бит равен 0. Полное двоичное представление числа 7.375 в формате одинарной точности приведено на рис. 3.11.
Рисунок 3.11 – Представление числа 7.375 в формате одинарной точности
3.5.2 Архитектура математического сопроцессора і80х87
Для обработки чисел с плавающей запятой в архитектуре вычислительных систем на базе микропроцессора і80х86 предусмотрен специализированный вычислительный блок – математический сопроцессор. Начиная с модели микропроцессора і486, математический сопроцессор выполняется в одном корпусе с центральным процессором и позволяет существенно (в 10 и более раз) увеличить скорость вычислений при выполнении операций над числами с плавающей запятой.
Сопроцессор і80х87 аппаратно представлен следующим набором регистров (см. рис. 3.12):
1. Восемь регистров данных R0-R7 – составляющих основу стека сопроцессора.
2. Три служебных регистра: регистр управления CWR, регистр состояния SWR, регистр слова тегов TWR.
3. Регистры указатели данных DPR, IPR – используются для запоминания адреса команды, вызвавшей исключение.
Рисунок 3.12 – Архитектура математического сопроцессора і80х87
Регистровый стек сопроцессора организован по принципу кольца – нет регистра, аппаратно указывающего на вершину стека. Все регистры R0-R7 функционально равноправны. Вершина стека является плавающей. Данный механизм реализуется с помощью системы команд сопроцессора, оперирующих не с физическими регистрами, а с логическими номерами этих регистров (ST0-ST7). В специально отведенном поле top регистра состояния SWR, фиксируется номер аппаратного регистра стека (R0-R7), являющегося в данный момент текущей вершиной стека. На рис. 3.13, а показан пример, когда текущей вершиной стека является физический регистр R3 (ST0), затем данные записываются в стек и текущей вершиной (см. рис. 3.13, б) становится физический регистр R2 (ST0). В 16-разрядном регистре тегов TWR хранятся 2-разрядные значения признаков, по содержимому которых можно судить о наличии данных в физических регистрах R0-R7.
а) б)
Рисунок 3.13 – Физическая и логическая нумерации регистров сопроцессора і80х87
Формат регистра статуса SWR приведен на рис. 3.14. Регистр статуса содержит 6 флагов исключительных ситуаций (exceptions flags), битов sf и es, отвечающих за корректность работы стека и общего функционирования сопроцессора соответственно, 4-х битов-флагов с0-с3, в которых отражаются признаки результата последней команды, поля top, в котором фиксируется номер аппаратного регистра стека (R0-R7), являющегося текущей вершиной стека.
Рисунок 3.14 – Формат регистра статуса SWR сопроцессора і80х87
Формат регистра управления CWR сопроцессора і80х87 представлен на рис. 3.15. В регистре CWR содержатся 6 масок исключений для разрешения/запрета исключительных ситуаций, фиксируемых в регистре SWR, поле управления точностью вычислений рс (выбор форматов данных расширенной, двойной, одинарной точности), поле управления округлением результата операции.
Рисунок 3.15 – Формат регистра управления CWR сопроцессора і80х87
Необходимо отметить, что внутренним форматом данных в сопроцессоре і80х87 является формат расширенной точности, а остальные форматы образуются путем округления.
3.5.3 Основные команды сопроцессора і80х87. Постфиксная форма записи математических выражений
В связи с тем, что в сопроцессоре і80х87 используется стековая архитектура, формат его команд и принцип программирования несколько отличаются от классических представлений. Для оптимального использования стековой архитектуры сопроцессора применяется постфиксная запись арифметических выражений (сначала записываются операнды, а затем знак арифметического действия). Например, с учетом старшинства операций выражение:
А+В*С= ВС*А+,
где слева – стандартная (инфиксная) форма записи, справа – соответствующая постфиксная.
Для упрощения работы с постфиксной нотацией математические выражения удобно представлять в виде деревьев, в узлах которых расположены операции, а в ветвях – операнды. При использовании сопроцессора необходимо поместить сначала операнды в стек, а затем выполнить действие.
Рассмотрим основные команды сопроцессора і80х87.
Команды для выполнения основных арифметических операций:
fadd – команда сложения : (ST0)=(ST1+ST0);
fsub – команда вычитания: (ST0)=(ST1-ST0);
fmul – команда умножения: (ST0)=(ST1*ST0);
fdiv – команда деления: (ST0)=(ST1/ST0);
fsqrt – команда извлечения квадратного корня: (ST0)=sqrt(ST0).
Команды пересылки данных:
fld m – команда загрузки в ST0 значения из ячейки памяти m: (ST0)=m;
fst m – команда извлечения данных из ST0 в ячейку памяти m: m=(ST0);
fstp m – команда извлечения данных из ST0 в ячейку памяти m: m=(ST0).
c последующим удалением значения m из стека.
В качестве m могут использоваться 32, 64, 80 разрядные ячейки памяти, описанные в Pascal как single, double и extended.
Рассмотрим пример выполнения арифметического действия С=А+В с использованием сопроцессора:
fld A загрузка в ST0 значения в ячейке А;
fld B загрузка в ST0 значения в ячейке В;
fadd выполнение сложения;
fstp С запись значения из ST0 в C и удаление значения С из стека.
Иллюстрация изменения значений в регистрах сопроцессора во время проводимых действий приводится на рис. 3.16.
Рисунок 3.16 – Иллюстрация изменения значений в регистрах сопроцессора
во время выполнения операции С=А+В