3. Регистр mcucr (mcu Control Register)

Регистр MCUCR содержит биты управления режимами пониженного энергопотребления MCU и распознаванием сигналов внешних прерываний INT1 и INT0:

• бит 7 — SM2 (Sleep Mode bit 2);

• бит 6 — SE (Sleep Enable);

• бит 5 — SM1 (Sleep Mode bit 1);

• бит 4 — SM0 (Sleep Mode bit 0);

• бит 3 — ISC11 (Interrupt Sense Control 1 bit 1);

• бит 2 — ISC10 (Interrupt Sense Control 1 bit 0);

• бит 1 — ISC01 (Interrupt Sense Control 0 bit 1);

• бит 0 — ISC00 (Interrupt Sense Control 0 bit 0).

4. Режимы пониженного энергопотребления

Режимы пониженного энергопотребления позволяют приложению отключить неиспользуемые устройства MCU. Для входа в любой из шести режимов пониженного энергопотребления процессор должен выполнить команду SLEEP при установленном бите SE регистра MCUCR. Рекомендуется устанавливать бит SE непосредственно перед выполнением команды SLEEP и сбрасывать его сразу после выхода из режима пониженного энергопотребления.

Биты SM2, SM1 и SM0 регистра MCUCR определяют режим пониженного энергопотребления (табл.).

Таблица

Режимы пониженного энергопотребления

SM2	SM1	SM0	Sleep Mode
0	0	0	Idle
0	0	1	ADC Noise Reduction
0	1	0	Power-down
0	1	1	Power-save
1	0	0	Reserved
1	0	1	Reserved
1	1	0	Standby
1	1	1	Extended Standby

Режимы Standby и Extended Standby возможны только с использованием внешнего кварца или резонатора.

Выход из режима пониженного энергопотребления происходит при возникновении разрешенного прерывания. После этого MCU останавливается на четыре такта в дополнение к времени запуска, выполняет обработчик прерывания и возобновляет выполнение программы с команды, следующей за командой SLEEP. Состояние регистрового файла и SRAM не изменяется при выходе MCU из режима пониженного энергопотребления. Если во время нахождения MCU в режиме пониженного энергопотребления происходит сброс, выполняется Reset-вектор.

5. Форма сигналов запроса внешних прерываний

Биты ISC11, ISC10, ISC01, ISC00 регистра MCUCR определяют форму сигналов запроса внешних прерываний INT1 и INT0 соответственно (табл.).

Таблица

Задание формы сигнала прерывания битами ISCx1, ISCx0

ISCx1	ISCx0	Описание
0	0	Сигнал запроса прерывания — низкий уровень на входе INTx
0	1	Сигнал запроса прерывания — изменение логического уровня на входе INTx
1	0	Сигнал запроса прерывания — задний фронт импульса на входе INTx (изменение с 1 на 0)
1	1	Сигнал запроса прерывания — передний фронт импульса на входе INTx (изменение с 0 на 1)

Здесь x — 1 или 0.

Бит ISC2 регистра MCUCSR определяет форму сигнала запроса внешнего прерывания INT2:

• ISC2 = 0 — прерывание принимается задним фронтом сигнала на входе INT2;

• ISC2 = 1 — прерывание принимается передним фронтом сигнала на входе INT2.

Прерывание INT2 является асинхронным. Для гарантированного распознавания длительность импульса должна быть не менее 50 нс.

Существует вероятность поступления сигнала прерывания INT2 при изменении значения бита ISC2. Поэтому следует перед этим запретить прерывание INT2, замаскировав его с помощью соответствующего бита в регистре GICR. После этого бит ISC2 может быть изменен. Затем флаг прерывания INT2 (INTF2) в регистре GIFR необходимо сбросить записью в него единицы и разрешить прерывание INT2.