2. Приклади виконання лабораторної роботи 9

Приклад 11.3.1

Побудувати БФСП класу L з параметрами: n = 4, m = 2.

Розв’язання:

Беремо 4 логічних елемента (n=4) І-НІ (АБО-НІ) та поділяємо їх на дві групи (m = 2). Вихідні вузли кожного елемента одної групи зв’язуємо з вхідними вузлами елементів іншої групи. Один вільний вузол кожного елемента І-НІ (АБО-НІ) з’єднуємо з вхідною шиною ВхШХ, по якій надходить установчий вхідний сигнал x(t). Другий вільний вузол кожного елемента І-НІ (АБО-НІ) з’єднуємо з вхідною шиною ВхШЕ, по якій надходить вхідний сигнал е(Δ), який зберігає підмножину станів БФСП (рис. 11.1).

У табл. 11.1 подані установчі набори х_i(t) вхідних сигналів БФСП класу L, у табл. 11.2 розглянути вихідні стійки сигнали y_i станів A_i БФСП класу L, у табл. 11.3 подані набори е_j(Δ) вхідних сигналів БФСП, котрі зберігають підмножини π_j станів A_i БФСП класу L.

Таким чином, побудувана БФСП класу L з параметрами: n = 4, m = 2, а також розглянути установчі набори х_i(t) вхідних сигналів, вихідні стійки сигнали y_i станів A_i та набори е_j(Δ) вхідних сигналів БФСП, які зберігають підмножини π_j станів A_i БФСП класу L.

2. Виконання лабораторної роботи на пк

Тема. Дослідження багаторівневої схеми пам'яті класу .

Мета: Набути навичок побудови і перевірки функціональної схеми

Завдання:

За допомогою програмного продукту Electronics Workbench і MATLAB зробити аналіз роботи багаторівневої схеми пам'яті класу .

Розв’язання:

Дослідження багаторівневої схеми пам’яті класу в якій в кожній групі БФСП застосовується свій автомат стратегії А_м (в нашому випадку застосовуються тризначні тригери) (рис. 11.3), за допомогою «NI Multisim 12» здійснюється таким чином: спочатку визначаємо функціональну схему пам'яті і підключаємо до неї WG, LA (рис. 11.4).

Для більшої наочності і переконливості правильності функціонування дворівневої схеми пам’яті класу формуємо тести вхідних слів р(T), що складаються з елементарних наборів установчих х_і (t) вхідних сигналів і одного набору е(Δ) вхідного сигналу, який зберігає стани і має на всіх вхідних вузлах z_i значення 1. Будуємо тести вхідних слів р = х, е для перевірки роботи побудованої функціональної схеми в WG XWG1. Аналіз роботи схеми пам’яті на елементах І-НЕ з допомогою імітаційного моделювання «NI Multisim 12» здійснюється так:

• Запускаємо програму «NI Multisim 12» на ПК;

• За допомогою меню «Place Misc Digital» викликаємо на робоче поле необхідні логічні елементи і будуємо функціональну схему;

• Проводимо дослідження схеми віртуальними приладами «NI Multisim 12» - WG і LA.

На рис. 11.4 показаний вид з WG і LA після виконання покрокової послідовності наборів. Встановлюється x(t) вхідних сигналів і наборів е(Δ) вхідного сигналу після виконання 18 тестів. Дослідження показали коректність використання елементарних р(Т) вхідних слів (табл. 11.6), які відобразили відповідне функціонування їх в детермінованому режимі.

2. Висновки

У ході роботи було побудовано багаторівнева схема пам’яті класу . Досліджена її робота.

Таким чином, розглянута методологія визначення детермінованих вхідних слів елементарних багаторівневих схем пам’яті і перевірка роботи цих схем пам’яті за допомогою імітаційного моделювання Electronics Workbench («NI Multisim 12») переконливо довела їх працездатність.

Таблиця 11.12