Задание к практической работе / практика

МИНИСТЕРСТВО ОБРАЗОВАНИЯ И НАУКИ РОССИЙСКОЙ ФЕДЕРАЦИИ

ФЕДЕРАЛЬНОЕ ГОСУДАРСТВЕННОЕ БЮДЖЕТНОЕ ОБРАЗОВАТЕЛЬНОЕ УЧРЕЖДЕНИЕ

ВЫСШЕГО ПРОФЕССИОНАЛЬНОГО ОБРАЗОВАНИЯ

ЛИПЕЦКИЙ ГОСУДАРСТВЕННЫЙ ТЕХНИЧЕСКИЙ УНИВЕРСИТЕТ

КАФЕДРА АВТОМАТИЗИРОВАННЫХ СИСТЕМ УПРАВЛЕНИЯ

Практическая работа

«Разработка операционных, управляющих, запоминающих и интерфейсных узлов ЭВМ на основе цифровых логических микросхем»

по дисциплине

«Организация ЭВМ»

Студент

Филатов А.А.

подпись, дата

фамилия, инициалы

Группа

АС-09

Принял

Болдырихин О.В.

ученая степень, звание

подпись, дата

фамилия, инициалы

Липецк 2012

Вариант

Микросхема D6 платы M1 УМК-80 — КР580ВВ55А — программируемый параллельный интерфейс.

Задание

Изучить описание микросхемы КР580ВВ55А, а также других микросхем, связанных с данной на принципиальной электрической схеме УМК-80.

Установить связи микросхемы КР580ВВ55А платы M1 с другими элементами УМК-80.

Составить схему выделенных элементов со связями между ними.

Составить таблицу с перечнем и описанием элементов.

Определить логические зависимости сигналов данной схемы по таблицам истинности и описаниям соответствующих микросхем. Написать логические функции сигналов. Cоставить таблицы истинности сигналов.

По логической функции сигнала выбора микросхемы (ВМ или CS, Crystal Select) определить границы адресного пространства.

Составить описание схемы.

Рис.6. Схема организации параллельного интерфейса на плате М1

Таблица.

Перечень элементов схемы

№ п/п	Элемент	Описание
	D1 ПЦ	К155ЛИ1 — логический элемент "И"
	D2 ПЦ, D6 ПЦ, D17 ПЦ, D1 M1, D2 M1	К589АП16 — шинный форми­рователь — па­раллельный двунаправленный 4-разрядный ком­мутатор, имеющий одну шину только для приема информации (A), шину только для выдачи информации (C) и одну двунаправленную шину для приема и выдачи информации (B). Направление передачи определяется значением сигнала DCE (УВ — управление выводом): DCE (УВ) Направление передачи 0 AB 1 BC
	D3 ПЦ	КР580ВМ80А — 8-разрядный микропроцессор с фиксированной системой команд. Имеет раздельные 16-разрядную шину адреса и 8-разрядную шину данных, обеспечивает прямую адресацию памяти объемом до 64 Кбайт, до 256 устройств ввода и 256 устройств вывода
	D4 ПЦ	К589ИР12 — многорежимный 8-разрядный универсальный буферный регистр. Может быть использован для реализации различных интерфейсных и вспомогательных устройств: регистров данных, буферных регистров со стробированием данных, мультиплексоров, шинных формирователей и др.
	D7 ПЦ	К155ЛЛ1 — логический элемент "ИЛИ"
	D8 ПЦ	К155ЛН1 — логический элемент "НЕ"
	D9 ПЦ	КР580ГФ24 — генератор тактовых сигналов. Формирует две фазы: С1 и С2 с импульсами положительной полярности, амплитудой 12 В и частотой 0,5-3,0 МГц, выдает стробирующий сигнал состояния STB#, тактовый сигнал C2T амплитудой ТТЛ уровня (5 В), синхронизированный с фазой С2. Синхронизирует сигналы RDYIN# и RESIN# фазой С2
	D11 ПЦ	К155ЛА3 — логический элемент "И-НЕ"
	D6 M1	КР580ВВ55А — программируемый параллельный интерфейс для подключения внешних устройств

Таблица.

Таблица истинности КР580ВВ55А

Сигналы на входах					Операция (состояние)
А1	А0	RD#	WR#	CS#
Ввод (чтение)
0	0	0	1	0	А  канал данных
0	1	0	1	0	В  канал данных
1	0	0	1	0	С  канал данных
Вывод (запись)
0	0	1	0	0	Канал данных  А
0	1	1	0	0	Канал данных  В
1	0	1	0	0	Канал данных  С
1	1	1	0	0	Канал данных  РУС
Блокировка
Х	Х	Х	Х	1	Канал данных в третьем состоянии
1	1	0	1	0	Запрещенная комбинация

Примечание. Х — состояние входа безразлично.

Таблица.

Таблица истинности К589АП16

DCE (УВ)	CS#	Операция (состояние)
0	0	AB
1	0	BC
X	1	передачи нет

Таблица.

Входные и выходные сигналы

№ п/п	Сигнал	Описание
	RDYIN#	Входной сигнал готовности
	RESIN#	Входной сигнал сброса
	DIEN2	Data Input Enable. Сигнал разрешения ввода данных с внешнего устройства

Определение логических зависимостей и вывод логических функций сигналов

1. WR#_D6M1 = IOWC# = P3_D11 = (P1_D11  P2_D11)# = (P4_D8  Q4_D4)# = (P3_D8#  OUT)# = P3_D8  OUT# = WR#  OUT#.

Здесь:

Pi_Dj — i-й вывод (pin) элемента Dj;

X_Dj — сигнал X элемента Dj;

WR#_D6M1 — сигнал записи программируемого параллельного интерфейса;

IOWC # —сигнал записи в устройство ввода-вывода системной шины;

WR# — сигнал записи процессора;

OUT — сигнал вывода процессора;

D6M1 — КР580ВВ55А — программируемый параллельный интерфейс;

D11 — К155ЛА3 — логический элемент "И-НЕ";

D8 — К155ЛН1 — логический элемент "НЕ";

D4 — К589ИР12 — многорежимный 8-разрядный универсальный буферный регистр;

Таблица.

Таблица истинности сигнала WR# (IOWC#)

WR#	OUT	IOWC#
0	0	1
1	0	1
0	1	0	активный уровень
1	1	1

2. RD#_D6M1 = IORC# = P2_D8 = P1_D8# = Q6_D4# = INP#.

3. RES_D6M1 = RESET_D9 = RESIN#_D9  C2_D9.

Описание схемы

Плата М1 предназначена для подключения произвольных внешних устройств к УМК-80, т. е. для расширения его возможностей. Параллельный интерфейс КР580ВВ55А является основной микросхемой платы М1. Выводы каналов А, В и С микросхемы соединены со свободными контактными площадками, к которым могут быть подключены выводы внешних устройств в соответствии с их спецификацией, а также спецификацией КР580ВВ55А.

Канал данных КР580ВВ55А через шинные формирователи К589АП16 (D2 ПЦ, D6 ПЦ, D1 M1, D2 M1) связан с шиной данных микропроцессора КР580ВМ80А. Направление передачи информации (значение сигнала DCE) через D1, D2 ТЭЗ M1 определяет сигнал DIEN2 — (разрешение ввода данных), через D2, D6 ТЭЗ ПЦ — элементы D1, D7 и D8 ТЭЗ ПЦ.

Сигнал выбора кристалла CS# КР580ВВ55А соединен со свободной контактной площадкой, что дает возможность аппаратно назначать данной микросхеме требуемый диапазон адресного пространства ввода-вывода.

На входы RD# и WR# подаются сигналы шины УМК-80 IORC# и IOWC#, формируемые аппаратной логикой системы (элементами D8 и D11 ТЭЗ ПЦ) на основе сигналов процессора, в том числе сигналов байта состояния, защелкиваемого в регистре К589ИР12 (D4 ПЦ) по сигналу CS1#, формируемому элементом D1 ТЭЗ ПЦ на основе сигнала STB# генератора тактовых импульсов (D9 ПЦ). Очищается регистр сигналом сброса на входе CLR.

Сигналы RD# и WR# определяют направление передачи данных через параллельный интерфейс:

RD#	WR#	Направление передачи
0	1	ввод
1	0	вывод

Входы А0 и А1 параллельного интерфейса через шинный формирователь D17 ТЭЗ ПЦ соединены с одноименными выходами процессора. Они адресуют одно из четырех адресуемых устройств параллельного интерфейса (ПИ):

А0	А1	Устройство ПИ
0	0	канал А
0	1	канал В
1	0	канал С
1	1	регистр управляющего слова (РУС)

Сигнал RESET с выхода генератора тактовых импульсов подается на процессор и параллельный интерфейс для установки их в начальное состояние. Он формируется путем синхронизации асинхронного сигнала RESIN# с тактовым сигналом C2.

Точно так же генератором тактовых импульсов из асинхронного сигнала RDYIN# формируется синхронный сигнал RDY, поступающий на соответствующий вход процессора.

Библиографический список

1. Еременко, Ю. И. Архитектура, принципы функционирования и управление ресурсами IBM PC : Уч. пос. [Текст] / Ю. И. Еременко, Л. А. Кузнецов, А. Я. Скляров. - Старый Оскол : ТНТ, 2003. - 420 с.

2. Микропроцессоры и микропроцессорные комплекты интегральных микросхем : Справочник в 2-х тт. [Текст] / В. Б. Абрайтис и др. ; Под ред. В. А. Шахнова. - М. : Радио и связь, 1988. Т.1 - 368 с.

3. Новиков, Ю. В. Разработка устройств сопряжения для персонального компьютера типа IBM PC : Практ. пособие [Текст] / Ю. В. Новиков, О. А. Калашников, С. Э. Гуляев ; Под общей редакцией Ю. В. Новикова. - М. : ЭКОМ, 1997. - 224 с. (681.3 Н73 - 1)

4. Таненбаум, Э. Архитектура компьютера [Текст] / Э. Таненбаум. - 4-е изд. - СПб. : Питер, 2003. - 704 с.

5. Таненбаум, Э. Архитектура компьютера [Текст] / Э. Таненбаум. - 4-е изд. - СПб. : Питер, 2005. - 699 с.

6. Таненбаум, Э. Архитектура компьютера [Текст] / Э. Таненбаум. - 5-е изд. - СПб. : Питер, 2007. - 844 с.

10