
Задание к практической работе / Prpr
.docxМИНИСТЕРСТВО ОБРАЗОВАНИЯ И НАУКИ РОССИЙСКОЙ ФЕДЕРАЦИИ
ФЕДЕРАЛЬНОЕ ГОСУДАРСТВЕННОЕ БЮДЖЕТНОЕ ОБРАЗОВАТЕЛЬНОЕ УЧРЕЖДЕНИЕ
ВЫСШЕГО ПРОФЕССИОНАЛЬНОГО ОБРАЗОВАНИЯ
ЛИПЕЦКИЙ ГОСУДАРСТВЕННЫЙ ТЕХНИЧЕСКИЙ УНИВЕРСИТЕТ
КАФЕДРА АВТОМАТИЗИРОВАННЫХ СИСТЕМ УПРАВЛЕНИЯ
Практическая работа
«Разработка операционных, управляющих, запоминающих и интерфейсных узлов ЭВМ на основе цифровых логических микросхем»
по дисциплине
«Организация ЭВМ»
|
Студент |
|
|
|
Ретивых С.Ю. |
|
|||||||||
|
|
|
подпись, дата |
|
фамилия, инициалы |
|
|||||||||
|
Группа |
|
АС-09 |
|
|
|
|||||||||
|
|
|
|
|
|
|
|||||||||
|
Принял |
|
|
|
|
|
|||||||||
|
|
|
|
|
Болдырихин О.В. |
|
|||||||||
|
ученая степень, звание |
|
подпись, дата |
|
фамилия, инициалы |
|
Липецк 2012
DD5 интерфейса 1 УЦО. КР580ВВ51А. Программируемый последовательный интерфейс (универсально - асинхронный приемопередатчик (УСАПП))
Задание
Изучить описание микросхемы КР580ВВ51А, а также других микросхем, связанных с данной на принципиальной электрической схеме УЦО.
Установить связи микросхемы КР580ВВ51А с другими элементами УЦО.
Составить схему выделенных элементов со связями между ними.
Составить таблицу с перечнем и описанием элементов.
Определить логические зависимости сигналов данной схемы по таблицам истинности и описаниям соответствующих микросхем. Написать логические функции сигналов. Cоставить таблицы истинности сигналов.
№ п/п |
Элемент |
Описание |
|
DD5 |
КР580ВВ51А. Программируемый последовательный интерфейс (универсально - асинхронный приемопередатчик (УСАПП)) |
|
DA3, DA4, DA5 |
AOD103Г – Оптрон, электронный прибор, состоящий из излучателя света и фотоприёмника. Принцип работы оптрона заключается в преобразовании электрического сигнала в свет, его передаче по оптическому каналу и последующем преобразовании обратно в электрический сигнал. Служит для гальванической развязки магистрали |
|
DD13 |
К555ТЛ2 - Триггер Шмидта относится к триггерам, срабатывающим от уровня входного сигнала. На вход подается аналоговый сигнал, а с выхода снимается логический уровень. |
|
DD14 |
КМ555ТМ2 - D-Триггер запоминает состояние входа и выдаёт его на выход. |
|
DD10, DD14 |
КР537РУ13 – МОП (Металл - Оксид - Полупроводник) ЗУ статического типа |
|
DD8 |
КР580ВМ80А - 8-разрядный микропроцессор. Имеет раздельные 16-разрядную шину адреса и 8-разрядную шину данных, обеспечивает прямую адресацию памяти объемом до 64 Кбайт, до 256 устройств ввода и 256 устройств вывода |
|
DD9 |
КР580ВК28 - системный контролер и буферный регистр данных, применяются в микропроцессорных системах на базе микропроцессора КР580ВМ80А для формирования управляющих сигналов и как буферный регистр данных. |
|
DD6 |
К555ЛН1 - логическое НЕ |
|
DD11 |
К555ИД4 - Сдвоенный декодер 2 в 4 |
Таблицы истинности К555ИД4 в режиме двухразрядных дешифраторов (2-4)
Вход |
Выход |
|||||||
P3 |
P13 |
P1 |
P2 |
P4(P12) |
P5(P11) |
P6(P10) |
P7(P9) |
|
X |
X |
0 |
X |
1 |
1 |
1 |
1 |
|
0 |
0 |
1 |
0 |
1 |
1 |
1 |
0 |
|
0 |
1 |
1 |
0 |
1 |
1 |
0 |
1 |
|
1 |
0 |
1 |
0 |
1 |
0 |
1 |
1 |
|
1 |
1 |
1 |
0 |
0 |
1 |
1 |
1 |
|
X |
X |
X |
1 |
1 |
1 |
1 |
1 |
Таблицы истинности КМ555ТМ2 - D-Триггер
D |
Q(t) |
Q(t+1) |
D |
0 |
0 |
0 |
0 |
0 |
1 |
0 |
0 |
1 |
0 |
1 |
1 |
1 |
1 |
1 |
1 |
Таблицы истинности К555ЛН1- Логическое «Не»
x |
y |
0 |
1 |
1 |
0 |
Таблицы истинности КР537РУ13
CS1vCS2 |
WR/RD |
|
DIO0…DIO7 |
Режим работы |
1 |
X |
X |
Z |
Хранение |
0 |
0 |
A |
D0…D7 |
Запись |
0 |
1 |
A |
D0…D7 |
Считывание |
Таблица. Входные и выходные сигналы КР580ВВ51А
Вывод |
Обозначение |
Тип вывода |
Функциональное назначение вывода |
||
1, 2, 5-8, 27, 28 |
D2-D7, D0, D1 |
Входы/выходы |
Канал данных - обмен информацией между микропроцессором и микросхемой |
||
3 |
RxD |
Вход |
Приемник микросхемы |
||
9 |
TxC |
Вход |
Синхронизации передачи |
||
10 |
WR |
Вход |
Запись информации |
||
11 |
CS |
Вход |
Выбор микросхемы |
||
13 |
RD |
Вход |
Чтение информации |
||
14 |
RxRDY |
Выход |
Готовность приемника |
||
15 |
TxRDY |
Выход |
Готовность передатчика |
||
17 |
CTS |
Вход |
Готовность внешнего устройства принять данные |
||
18 |
TxE |
Выход |
Конец передачи |
||
19 |
TxD |
Выход |
Передатчик микросхемы |
||
20 |
CCK |
Вход |
Синхронизация |
||
22 |
DSR |
Вход |
Готовность внешнего устройства передать данные |
||
23 |
RTS |
Выход |
Запрос приемника внешнего устройства на прием данных |
||
24 |
DTR |
Выход |
Запрос передатчика внешнего устройства на прием данных |
||
25 |
RxC |
Вход |
Синхронизация приема |
||
Формат |
Код |
Команда |
|||
D0 |
0 |
Передача информации невозможна |
|||
1 |
Передача информации возможна |
||||
D1 |
0 |
- |
|||
1 |
Запрос о готовности передатчика ВУ передать данные |
||||
D2 |
0 |
Прием информации невозможна |
|||
1 |
Прием информации возможна |
||||
D3 |
0 |
- |
|||
1 |
Пауза |
||||
D4 |
0 |
- |
|||
1 |
Сброс триггеров ошибок в исходное состояние |
||||
D5 |
0 |
- |
|||
1 |
Запрос о готовности приемника ВУ принять данные |
||||
D6 |
0 |
- |
|||
1 |
Программный сброс УСАПП в исходное состояние |
||||
D7 |
0 |
- |
|||
1 |
Поиск синхронизации |
Описание схемы
Микросхема КР580ВВ51А - универсально - асинхронный приемопередатчик (УСАПП), предназначен для аппаратной реализации последовательного протокола обмена между микропроцессором КР580ВМ80А (КМ1810ВМ86) или другим устройством, способны запрограммировать данную микросхему на требуемый режим работы, и каналами последовательной передачи дискретной информации.
Микросхема УСАПП преобразует параллельный код, получаемый от центрального процессора, в последовательный поток символов со служебными битами и выдает этот поток в последовательный канал связи с различной скоростью, а также выполняет обратное преобразование: последовательный поток символов в параллельный 8-разрядное слово.
Микросхема может работать в двух режимах:
Синхронный режим характеризуется непрерывным потоком передаваемой (принимаемой) информации. Для установления синхронизации между передатчиком (передатчиком) микросхемы КР580ВВ51А и приемником (передатчиком) внешнего устройства и выделения из последовательного потока символов полезной информации вводиться кодирующие слова (синхросимволы). Информационная (5-8 бит) и временная длина синхросимвола и слова данных равны.
Асинхронный режим характеризуется одиночными посылками информации, инициализация которых определяется либо микропроцессором системы, либо внешним устройством.